最新八路竞赛抢答器课程设计.pdf

《最新八路竞赛抢答器课程设计.pdf》由会员分享，可在线阅读，更多相关《最新八路竞赛抢答器课程设计.pdf（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 八 路 竞 赛 抢 答 器 课 程 设 计 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 目录 摘要.0 1 八路竞赛抢答器的设计要求与设计方案.1 1.1 八路竞赛抢答器的方案选择与比较.1 1.2 八路竞赛抢答器的元件选择.2 2 八路竞赛抢答器的硬件设计.2 2.1 八路竞赛抢答器的硬件框图.2 2.2 显示电路设计.3 2.3 电路设计.3 2.4 开始和复位电路.4 2.5 总电路.5 2.6 可编程并行接口 8255 及其引脚说明.7 2.7 8086 及引脚说明.8 2.7.1 名称和功能相同的 32 个引脚.9 2.7.2 最小模式下的 24-3

2、1 引脚.11 2.7.3 最大模式下的 24-31 引脚.12 3 八路抢答器的软件设计.14 3.1 主程序流程图.14 3.2 显示模块程序设计.15 3.3 延时模块程序设计.16 3.4 开始模块程序设计.17 3.5 复位模块程序设计.17 3.6 程序清单.18 设计体会与小结.21 参考文献.22 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 摘要 随着科学技术的不断发展，促使人们学科学、学技术、学知识的手段多种多样。抢答器作为一种工具，已经广泛应用于各种智力知识竞赛场合。但抢答器的使用频率较低，有的制作复杂，有的可靠性低，减少实用性。本课程设计是

3、基于微机原理与接口技术的简单应用。通过硬件与软件的结合，用我们刚刚学过的汇编语言编写程序模拟分析了竞赛中抢答系统的运用，结合竞赛的实际情况阐述了抢答系统的工作原理，给出了一种简单实用的多路抢答系统的硬件、软件电路设计方案。该抢答器由主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时。若在规定的时间内有人抢答，则计时将自动停止；若无人抢答，当主持人按下复位按钮时，屏幕显示清零，等待下一轮抢答。本课题设计了一种采用 8255 芯片和汇编语言制作的多功能抢答器，实验箱中的开关区和数码显示区共同完成。主要功能：1.倒计时 2.用 LED数码管显示 1-8 号选手先按下键者的号码。它除了具有基

4、本的抢答功能之外，和数显的功能，当抢答开始后，系统会自动倒计时，并且时间是可以预设的，期间有人抢答的话系统会停止计时，如果期间没人抢答，系统自动锁存直到主持人按下复位键。关键字：中断优先级 可编程 定时器计数器 数码管 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 八路竞赛抢答器的设计 1 八路竞赛抢答器的设计要求与设计方案 1.1 八路竞赛抢答器的方案选择与比较 本设计以微机原理及接口技术为基础，以实验箱为工具，完成 P 智能抢答器设计。该智能抢答器包括 8086 最小应用系统整体设计模块、键盘处理模块（DOS调用）、答题计时模块、LED数码管显示模块。选用 8

5、086 作为微处理器、扩展可编程并行 I/O 接口 8255A芯片、可编程定时计数芯片 8253（或不用）、可编程中断控制器 8259A（或不用）、LED数码管及键盘和发光二极管等元件，制定方案如下：方案一 选用 8255A，8253，8259，实验箱键盘显示区 1.8253 作为定时器使用。2.8259 利用 IR0 端作为定时到的中断引入端，IR2 端作为开始键按下的中断引入端，IR3 端作为清零键按下的中断引入端，IR4 端作为暂停键按下的中断引入端。3.8255 作为并行输入输出，A口键盘接显示区，C 口接清零键和开始键，B 口 8个抢答开关 4.盘显示区由四个 LED数码管和 10个

6、按键组成。方案二 选用 8255，实验箱键盘显示区 1.8255 作为并行 I/O 接口,A 口接 8个抢答开关，B 口显示区，C 口清零键和开始键。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 2.用软件编程进行定时功能 方案选择：方案二采用扫描，没有用到 8259，8253 程序编制简单，但是 cpu 耗费了更多的时间在扫描，效率相对来说较低。方案一采用中断，程序结构化更为清晰，且 cpu 少了循环扫描的时间，效率较高。但是多用了一个 8259 中断控制芯片，一个 8253 定时/计时芯片，程序编制上涉及到中断服务子程序的编写，稍显复杂，且硬件相应增多，费用也

7、相应较多。经比较采用方案二。1.2 八路竞赛抢答器的元件选择 1）处理器的选择 微型机具有体积小、重量轻、耗电少、价格低廉、可靠性高、结构灵活等特点，所以选择 8086系统 2）显示电路 显示可通过彩灯和数码管来实现。如果用彩灯作为显示功能，则不是很直观。而数码管具有显示亮度高，使用寿命长，且能直观方便的看到倒计时数字，和选手编号，因此选用数码管显示。3）芯片选择 8255作为并行 I/0 接口，能满足 10个输入按键的输入功能，声音系统的输出，和 LED 数码管的输出。并且 8255的每个接口还有锁存和数据缓冲作用。所以选择 8255芯片。2 八路竞赛抢答器的硬件设计 2.1 八路竞赛抢答器

8、的硬件框图 八段数码管显示电路 8255A 按键电路 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 图 2.1 八路竞赛抢答器硬件框图 2.2 显示电路设计 8255芯片的 PB0 至 PB7 分别与数码管的八个引脚相连。将 8255芯片中需要显示的信息通过 B口送入数码显示区，由数码管的亮灭显示出来。如图 2.2 所示。图 2.2 显示电路 系统复位等辅助电路 倒计时和抢答电路 8086CPU 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 2.3 电路设计 8255芯片的 PA0 至 PA7 分别与 8个拨码开关相连，将八位选手的抢

9、答信号（由拨码开关控制）通过 A 口送入 8255芯片。如图 2.3 所示。图 2.3 抢答电路 2.4 开始和复位电路 8255芯片的 PC0 口对应开始按键，PC3 口对应复位按键。将抢答开始和结束的信号（由开始按键和复位按键控制）通过 C口送入 8255芯片。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 图 2.4 开始和复位电路 2.5 总电路 设计总电路如图 2.5 所示。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 图 2-5 总电路 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 2.6 可编

10、程并行接口 8255 及其引脚说明 图2-6 8255A 引脚图 引脚功能 RESET:复位输入线，当该输入端处于高电平时，所有内部寄存器（包括控制寄存器）均被清除，所有 I/O 口均被置成输入方式。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 CS:芯片选择信号线，当这个输入引脚为低电平时,即/CS=0 时,表示芯片被选中，允许 8255 与 CPU进行通讯;/CS=1 时,8255 无法与 CPU做数据传输。RD:读信号线，当这个输入引脚为低电平时,即/RD=0且/CS=0 时,允许8255 通过数据总线向 CPU发送数据或状态信息，即 CPU从 8255 读

11、取信息或数据。WR:写入信号，当这个输入引脚为低电平时,即/WR=0且/CS=0 时,允许CPU将数据或控制字写入 8255。D0 D7:三态双向数据总线，8255 与 CPU数据传送的通道，当 CPU 执行输入输出指令时，通过它实现 8 位数据的读/写操作，控制字和状态信息也通过数据总线传送。PA0 PA7:端口 A输入输出线，一个 8 位的数据输出锁存器/缓冲器，一个 8 位的数据输入锁存器。PB0 PB7:端口 B 输入输出线，一个 8 位的 I/O 锁存器，一个 8 位的输入输出缓冲器。PC0 PC7:端口 C 输入输出线，一个 8 位的数据输出锁存器/缓冲器，一个 8 位的数据输入缓

12、冲器。端口 C 可以通过工作方式设定而分成 2 个 4 位的端口，每个 4 位的端口包含一个 4 位的锁存器，分别与端口 A和端口 B 配合使用，可作为控制信号输出或状态信号输入端口。A1,A0:地址选择线,用来选择 8255 的 PA口,PB 口,PC 口和控制寄存器.当 A1=0,A0=0时,PA 口被选择;当 A1=0,A0=1时,PB 口被选择;当 A1=1,A0=0时,PC 口被选择;当 A1=1.A0=1 时,控制寄存器被选择。8255 端口地址如表 2-1所示。表 2-1 8255 端口地址 端口 地址 PA口 60H 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站

13、删除 谢谢22 PB口 61H PC口 62H 控制口 63H 2.7 8086 及引脚说明 图 2-6 8086 引脚图 2.7.1 名称和功能相同的 32 个引脚 1、VCC、GND：电源、接地引脚(3 个),8086CPU 采用单一的+5V电源，但有两个接地 引脚。2、AD15 AD0（Address Data Bus）:地址/数据复用信号输入/输出引脚(16个),分时输出 低 16 位地址信号及进行数据信号的输入/输出。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 3、A19/s6A15/s3（Address Status Bus）:地址/状态复用信号输出

14、引脚(4个),分时输出 地址的高 4 位及状态信息，其中 s6为 0 用以指示 8086CPU当前与总线连通；s5 为 1 表明 8086/8088CPU 可以响应可屏蔽中断；s4、s3共有四个组态，用以指明当前 使用的段寄存器，如表 9-5 所示，00ES，01SS，10CS，11DS。4、NMI(Non-Maskable Interrupt)、INTR（Interrupt Request）:中断请求信号输入引脚(2)，引入中断源向 CPU提出的中断请求信号，高电平有效，前者为非屏蔽中断请求，后者为可屏蔽中断请求信号。5、RD（Read）:读控制输出信号引脚(1)，低电平有效，用以指明要执行

15、一个对内存单元或 I/O 端口的读操作，具体是读内存单元，还是读 I/O 端口，取决于 IO M/控制信号。6、CLK/(Clock）：时钟信号输入引脚(1)，时钟信号的方波信号，占空比约为 33%，即 1/3 周期为高电平，2/3 周期为底电平，8086/8088 的时钟频率（又称为主频）为 4.77MHz，即从该引脚输入的时钟信号的频率为 4.77MHz。7、Reset(Reset):复位信号输入引脚(1)，高电平有效。8088/8086CPU 要求复位信号至少维持 4 个时钟周期才能起到复位的效果，复位信号输入之后，CPU结束当前操作，并对处理器的标志寄存器、IP、DS、SS、ES 寄存

16、器及指令队列进行清零操作，而将 CS 设置为 0FFFFH。8、READY（Ready）:“准备好”状态信号输入引脚(1)，高电平有效，“Ready”输入引脚接收来自于内存单元或 I/O 端口向 CPU发来的“准备好”状态信号，表明内存单元或 I/O 端口已经准备好进行读写操作。该信号是协调 CPU与内存单元或 I/O 端口之间进行信息传送的联络信号。9、TEST(Test):测试信号输入引脚(1)，低电平有效,TEST 信号与 WAIT 指令结合起来使用，CPU执行 WAIT 指令后，处于等待状态，当 TEST引脚输入低电平时，系统脱离等待状态，继续执行被暂停执行的指令。10、MN/MX（M

17、inimum/Maximum Model Control）最小/最大模式设置信号输入引脚(1)，该输入引脚电平的高、低决定了 CPU工作在最小模式还是最大模精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 式，当该引脚接+5V时，CPU工作于最小模式下，当该引脚接地时，CPU工作于最大模式下。11、BHE/S7（Bus High Enable/Status）:高 8 位数据允许/状态复用信号输出引脚(1)，输出。分时输出 BHE有效信号，表示高 8 为数据线 D15D8上的数据有效和 S7 状态信号，但 S7未定义任何实际意义。利用 BHE信号和 AD0信号，可知系统

18、当前的操作类型，具体规定见表 2-2所示。表 2-2 BHE和 A0 的代码组合和对应的操作 BHE A0 操作 所用数据引脚 0 0 从偶地址单元开始读/写一个字 AD15 AD0 0 1 从奇地址单元或端口读/写一个字节 AD15 AD8 1 0 从偶地址单元或端口读/写一个字节 AD7 AD0 1 1 无效-0 1 从奇地址开始读/写一个字(在第一个总线周期将低 8 位数据送到AD15 AD8，下一个周期将高8 位数据送到 AD7 AD0)AD15 AD0 1 0 在 8088 系统中，该引脚为0SS，用来与 R DT/、IO M/一起决定 8088芯片当前总线周期的读写操作，如表 2-

19、3所示。表 2-3 总线周期读写操作组合 IO M/R DT/0SS 性能 1 0 0 中断响应 1 0 1 读 I/O 端口 1 1 0 写 I/O 端口 1 1 1 暂停（Halt）0 0 0 取指令操作码 0 0 1 读存储器 0 1 0 写存储器 0 1 1 无源 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 2.7.2 最小模式下的 24-31 引脚 当 8086CPU的 X M MN/引脚固定接+5V时，CPU 处于最小模式下，这时候剩余的 2431 共 8 个引脚的名称及功能如下：1、INTA（Interrupt Acknowledge）中断响应信号

20、输出引脚(1)，低电平有效，该引脚是 CPU响应中断请求后，向中断源发出的认可信号，用以通知中断源，以便提供中断类型码，该信号为两个连续的负脉冲。2、ALE（Address Lock Enable）:地址锁存允许输出信号引脚(1)，高电平有效，CPU通过该引脚向地址锁存器 8282/8283 发出地址锁存允许信号，把当前地址/数据复用总线上输出的是地址信息，锁存到地址锁存器 8282/8283中去。注意：ALE信号不能被浮空。3、DEN（Data Enable）:数据允许输出信号引脚，低电平有效，为总线收发器 8286 提供一个控制信号，表示 CPU当前准备发送或接收一项数据。4、R DT/（

21、Data Transmit/Receive）:数据收发控制信号输出引脚(1)，CPU通过该引脚发出控制数据传送方向的控制信号，在使用 8286/8287 作为数据总线收发器时，R DT/信号用以控制数据传送的方向，当该信号为高电平时，表示数据由 CPU经总线收发器 8286/8287 输出，否则，数据传送方向相反。5、M IO/（Memory/Input&Output）:存储器/I/O 端口选择信号输出引脚(1),这是 CPU区分进行存储器访问还是 I/O 访问的输出控制信号。当该引脚输出高电平 时，表明 CPU要进行 I/O 端口的读写操作，低位地址总线上出现的是 I/O 端口的地址；当该引

22、脚输出低电平时，表明 CPU要进行存储器的读写操作，地址总线上出现的是访问存储器的地址。6、WR(Write):写控制信号输出引脚(1)，低电平有效，与 M IO/配合实现对存储单元、I/O 端口所进行的写操作控制。7、HOLD(Hold Request):总线保持请求信号输入引脚(1)，高电平有效。这是系统中的其它总线部件向 CPU发来的总线请求信号输入引脚。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 8、HLDA（Hold Acknowledge）:总线保持响应信号输出引脚，高电平有效，表示 CPU认可其他总线部件提出的总线占用请求，准备让出总线控制权。2.

23、7.3 最大模式下的 24-31 引脚 当 8086CPU的 X M MN/引脚固定接地时，CPU 处于最大模式下，这时 候剩余的 2431 共 8 个引脚的名称及功能如下：1、QS1、QS0（Instruction Queue Status）:指令队列状态信号输出引脚(2),这两个信号的组合给出了前一个 T 状态中指令队列的状态，以便于外部88086CPU 内部指令队列的动作跟踪，如表 2-4 所示.表 2-4 QS1、QS0 组合表 1QS 0QS 性 能 0 0 无操作 0 1 从指令队列的第一个字节取走代码 1 0 队列为空 1 1 除第一个字节外，还取走了后续字节中的代码 2、2S、

24、1S、0S：总线周期状态信号输出引脚(3)，低电平的信号输出端，这些信号组合起来，可以指出当前总线周期中，所进行数据传输过程的类型，总线控制器 8288 利用这些信号来产生对存储单元、I/O 端口的控制信号。2S、1S、0S 与具体物理过程之间的对应关系，如表 2-5 所示。表 2-5 0 S2 S的状态编码 0 S 1 S 2 S 性能 1 0 0 中断响应 1 0 1 读 I/O 端口 1 1 0 写 I/O 端口 1 1 1 暂停 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 0 0 0 取指 0 0 1 读存储器 0 1 0 写存储器 0 1 1 无作用

25、这里对无源状态（在的最小模式中也存在，见 P19）作一说明：从表中可以看出，每一种2S1S0S 的组合都对应一个具体的总线操作，除 111 外，其余都称为有源状态。也就是说，在有源状态（对应前一个总线周期的4T 和本总线周期的1T 和2T 状态）中，2S1S0S 至少有一个信号为 0，当 1110 1 2 S S S 时（对应总 线 周期的3T 和wT 且 READY 1），也就是一个总线操作即将结束，另一个总线周期还未开始时，称为无源状态，很显然，这时2S1S0S 中任一信号的改变，都意味着一个新的总线周期的开始。3、LOCK(Lock)：总线封锁输出信号引脚(1)，低电平有效，当该引脚输出

26、低电平时，系统中其它总线部件就不能占用系统总线。LOCK 信号是由指令前缀 LOCK产生的，在 LOCK前缀后面的一条指令执行完毕之后，便撤消 LOCK 信号。此外，在 8086 的 2 个中断响应脉冲之间，LOCK 信号也自动变为有效的低电平，以防止其它总线部件在中断响应过程中，占有总线而使一个完整的中断响应过程被中断。4、1/GT RQ、0/GT RQ(Request/Grant)：总线请求信号输入/总线允许信号输出引脚(2)。这两个信号端可供 CPU以外的两个处理器，用来发出使用总线的请求信号和接收 CPU对总线请求信号的应答。这两个引脚都是双向的，请求与应答信号在同一引脚上分时传输，方

27、向相反。其中1/GT RQ 比0/GT RQ 的优先级高。3 八路抢答器的软件设计 软件的设计的重点在延时，显示倒计时和选手编号和按键抢搭、开始和清零的实现。延时采用嵌套循环的方式实现。3.1 主程序流程图 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 N Y Y N N Y N Y 8255A 初始化 启动倒计时 开始按键是否按下 时间到否 是否有人抢答 停止倒计时显示 倒计时显示 显示抢答号码 复位按键是否按下 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 图 3.1-主程序流程图 3.2 显示模块程序设计 基本显示模块设计的重点

28、是由显示代码取得相应的段码，通过锁存器控制输出给相应的数码管显示。图 3.2-显示模块程序流程图 3.3 延时模块程序设计 延时模块的关键是计算计算机一秒能执行多少指令，再通过循环控制。N B 口输出数据 转换为八位段码 数码管显示 在 CX中存入外在 BX中存入内BX减一 BX是否自减为零 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 Y N Y 图 3.3 延时模块程序流程图 3.4 开始模块程序设计 N Y 图 3.4-开始模块程序设计流程图 3.5 复位模块程序设计 N Y 读入 C 口数据 往下执行程序 将 B 口输出为 0，即复位按键是否按下 开始按键

29、是否按下 延时完成 CX减一 CX是否自减为零 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 图 3.5-清零模块程序设计流程图 3.6 程序清单 DATA SEGMENT DATA ENDS CODE SEGMENT ASSUME DS:DATA,CS:CODE START:MOV AL,10010001B OUT 63H,AL MAIN:IN AL,62H TEST AL,01H JZ MAIN MOV AL,00H OUT 61H,AL B1:MOV AL,77H OUT 61H,AL CALL A1 MOV AL,6FH OUT 61H,AL CALL A

30、1 MOV AL,7FH OUT 61H,AL CALL A1 MOV AL,07H OUT 61H,AL CALL A1 MOV AL,7DH OUT 61H,AL CALL A1 MOV AL,6DH OUT 61H,AL CALL A1 重新开始抢答 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 MOV AL,66H OUT 61H,AL CALL A1 MOV AL,4FH OUT 61H,AL CALL A1 MOV AL,5BH OUT 61H,AL CALL A1 MOV AL,06H OUT 61H,AL CALL A1 MOV AL,3FH OU

31、T 61H,AL CALL AA AA PROC IN AL,62H TEST AL,08H JZ C1 JMP AA C1:MOV AL,00H OUT 61H,AL JMP MAIN RET AA ENDP A1 PROC MOV CX,0100H BB1:MOV BX,00B0H BB2:IN AL,60H CMP AL,00000001B JZ AA1 CMP AL,00000010B JZ AA2 CMP AL,00000100B JZ AA3 CMP AL,00001000B JZ AA4 CMP AL,00010000B JZ AA5 CMP AL,00100000B JZ AA

32、6 CMP AL,01000000B JZ AA7 CMP AL,10000000B 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 JZ AA8 DEC BX JNZ BB2 LOOP BB1 RET A1 ENDP AA1:MOV DX,61H MOV AL,06H OUT DX,AL JMP AA AA2:MOV DX,61H MOV AL,5BH OUT DX,AL JMP AA AA3:MOV DX,61H MOV AL,4FH OUT DX,AL JMP AA AA4:MOV DX,61H MOV AL,66H OUT DX,AL JMP AA AA5:

33、MOV DX,61H MOV AL,6DH OUT DX,AL JMP AA AA6:MOV DX,61H MOV AL,7DH OUT DX,AL JMP AA AA7:MOV DX,61H MOV AL,07H OUT DX,AL JMP AA AA8:MOV DX,61H MOV AL,7FH OUT DX,AL JMP AA CODE ENDS END START 精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 设计体会与小结 在这次课程设计中，运用到了很多以前的专业知识，虽然过去从未独立应用过它们，但在学习的过程中带着问题去学我发现效率很高，这是我做这次课

34、程设计的一大收获。另外，要做好一个课程设计，就必须做到：在设计程序之前，对所用的 8086 有一个系统的了解，知道 8086 内有哪些资源；要有一个清晰的思路和一个完整的的软件流程图；在设计程序时，不能妄想一次就将整个程序设计好，反复修改、不断改进是程序设计的必经之路；要养成注释程序的好习惯，一个程序的完美与否不仅仅是实现功能，而应该让人一看就能明白你的思路，这样也为资料的保存和交流提供了方便；在设计课程过程中遇到问题是很正常的，但我们应该将每次遇到的问题记录下来，并分析清楚，以免下次再碰到同样的问题的课程设计结束了，但是从中学到的知识会让我受益终身。发现、提出、分析、解决问题和实践能力的提高

35、都会受益于我在以后的学习、工作和生活中。通过这次设计，我懂得了学习的重要性，了解到理论知识与实践相结合的重要意义，学会了坚持、耐心和努力，这将为自己今后的学习和工作做出了最好的榜样。精品好文档，推荐学习交流 仅供学习与交流，如有侵权请联系网站删除 谢谢22 参考文献 1 彭虎、周佩玲、傅忠谦，微机原理里与接口技术(第 2 版)，电子工业出版社 2 冯博琴，微型计算机原理及接口技术，清华大学出版社 3 艾德才，微型计算机原理与接口技术，高等教育出版社 4 沈美明，IBM-PC 汇编语言程序设计，清华大学出版社 6 尹建华，微型计算机原理与接口技术，高等教育出版社 7 刘乐善，微型计算机接口技术及应用，华中科技大学出版社 8 李继灿，新编 16/32 位微型计算机原理及应用，清华大学出版社 9 Barry B.Brey.The Intel Microprocessors 10 M.A.Mazidi,J.G.Mazidi,80 x86 IBM