2023年EDA模电子时钟设计.pdf

《2023年EDA模电子时钟设计.pdf》由会员分享，可在线阅读，更多相关《2023年EDA模电子时钟设计.pdf（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、苏州科技学院天平学院 EDA电子综合设计 院 系：专 业：班 级：学 号：姓 名：第一部分：设计说明 设计任务 设计一款数字电子时钟，具体要求如下：1：输入条件：50MHz时钟，2 个输入按键；2：功能实现：具有显示时、分、秒功能；采用 LED数码管显示；具有闹钟与对时功能，对时精确到分，闹钟设置与对时采用按键作为输入信号。3：采用 altera公司的 quartusII软件进行编程与仿真，设计语言可以选择VerilogHDL 或 VHDL。目的与意义 训练综合运用学过的数字电子技术、数字系统设计技术(HDL 硬件设计)和计算机编程及电路相关基本知识，培养独立设计比较复杂数字系统设计能力。通过

2、综合设计，力争掌握使用 EDA 工具设计数字系统电路的基本方法，包括原理方案的确定、详细设计中的编程与仿真等一系列过程，为以后进行工程实践问题的研究打下设计基础。时钟，自从它发明的那天起，就成为人类的朋友，但随着社会的进步，科技的的发展，人们对它的功能又提出了新的要求，怎样让时钟更好的为人民服务，怎样让我们的老朋 友焕发青春呢这就要求人们不断设计出新型时钟。现代社会，守时已不仅关系到一个人的职业生涯，还成了衡量一个人道德的标准。时钟为人们提供了科学利用时间规律的依据，然而，普通的机械钟表与半机械钟表对于忙碌的生活显然早已不太适应，设计一款高精度数字时钟势在必行。本课题将通过对目前市场上的数字电

3、子钟的研究，利用 EDA技术设计一款高精度数字式电子钟，使人们可以得到精确时间显示,帮助人们合理安排时间，方便人们的生活。分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青第二部分 原理方案设计 设计一个多功能数字时钟，具有时分、秒计数显示、闹钟功能。能够利用按键实现对闹钟时间的设定并在当前显示时间到时后能够进行闹钟提示。能够利用按键实现“较

4、时”、“较分”功能，随时对数码管的显示进行校正和校对。数字中系统主要由系统时钟，三个功能按键（mode，turn，change），FPGA，数码管和蜂鸣器部分组成。图 1 多功能数字时钟整体模块图 分频模块方案设计 分频模块用于为系统的实现提供稳定的工作频率和计时信号源，产生分频为 1HZ 频率的信号作为计时模块的信号源。分频算法设计：定义变量并根据需要得到的分频信号设定计数值，对该变量进行加或减计数，每到达一次计数值点，将该变量清零或重置，并且对输出信号取一次反，即可以得到所需的分频信号。在这里使用任意分频计数器。定义变量并且设定一个上限值，每次加计数到该上限值时，输出该计数值的最高位。分频

5、模计时模块 闹钟模块 显示模块 控制模块 蜂鸣器 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青显示模块 计时模块是对 1s 的信号源进行秒计时，计时满后向上进位的设计思想。译码显示模块采用的是数码管的动态扫描方式。控制模块 设置三个按键，一个作为功能控制信号，按键每次加一，加到三在归零。为 0：计时功能；为 1：闹铃功能;为 2：手动校

6、对功能。一个按键选择是调整时间，还是分钟，若长时间按住该键，可使秒信号清零，用于精确调时。一个按键用于手动调整，每按一次，计数器加 1，如果长按，则连续快速加 1；用于快速调时和定时。分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青第三部分 详细设计过程 图 2 顶层模块 分频模块 该模块为任意分频计数器，在这里使用了两个分频模块，分别输出

7、 4Hz和 1Khz 的时钟信号。功能：对输入时钟 clock 进行 F_DIV倍分频后输出 clk_out。其中 F_DIV为分频系数，分频系数范围为 12n(n=F_DIV_WIDTH)若要改变分频系数，改变参数 F_DIV或F_DIV_WIDTH 到相应范围即可。若分频系数为偶数，则输出时钟占空比为 50%；若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分频系数（当输入为 50%时，输出也是 50%）。图 3 分频模块 div_4hz 图 4 分频模块 div_1k 定义变量为分频系数，若位偶数，则产生分频系数的一半个时钟周期为高电平，分频系数的一半个时钟周期为低电平；若为奇数

8、，则相应地偏移一个。若分频系数为偶数，则输出时钟占空比为 50%；若分频系数为奇数，则输出时钟占空比取决于输入时钟占空比和分频系数（当输入为50%时，输出也是 50%）。module div_4hz(clock,clk_out);/I/O口声明 input clock;/输入时钟 output clk_out;/输出时钟/内部寄存器 reg clk_p_r;/上升沿输出时钟 reg clk_n_r;/下降沿输出时钟 regF_DIV_WIDTH-1:0 count_p;/上升沿脉冲计数器 regF_DIV_WIDTH-1:0 count_n;/下降沿脉冲计数器/参数-分频系数 /分频系数-修改

9、这里 parameter F_DIV_WIDTH=32;/分频计数器宽度 wire full_div_p;/上升沿计数满标志 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青wire half_div_p;/上升沿计数半满标志 wire full_div_n;/下降沿计数满标志 wire half_div_n;/下降沿计数半满标志/判断计数

10、标志位置位与否 assign full_div_p=(count_p F_DIV-1);assign half_div_p=(count_p 1)-1);assign full_div_n=(count_n F_DIV-1);assign half_div_n=(count_n 1)-1);/时钟输出 assign clk_out=(F_DIV=1)clock:(F_DIV0 (clk_p_r&clk_n_r):clk_p_r);/上升沿脉冲计数 always(posedge clock)begin if(full_div_p)begin count_p=count_p+1b1;if(half

11、_div_p)clk_p_r=1b0;else clk_p_r=1b1;end else begin count_p=0;clk_p_r=1b0;end end/下降沿脉冲计数 always(negedge clock)分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青begin if(full_div_n)begin count_n=cou

12、nt_n+1b1;if(half_div_n)clk_n_r=1b0;else clk_n_r=1b1;end else begin count_n=0;clk_n_r=1b0;end end endmodule 显示模块 该模块设计为时钟显示模块，一共8 个共阳极数码管，显示格式为。整个时钟的工作应该是在 1Hz 信号的作用下进行，这样每来一个时钟信号，秒增加1 秒，当秒从 59 秒跳转到 00 秒时，分钟增加 1 分，同时当分钟从 59 分跳转到 00 分时，小时增加 1 小时，小时的范围为 023 时。由于分钟和秒钟显示的范围都是从059，可以用一个 4 位的二进制码显示十位，用一个四位

13、的二进制码（BCD 码）显示个位；对于小时因为他的范围是从 023，同样可以用一个 4 位的二进制码显示十位，用一个 4 位的二进制码（BCD 码）显示个位。由于动态扫描，需要一个频率较高的时钟信号用于刷新显示。送入显示的数高低 4 位分离开来，分别用于显示十位和个位。图 5 显示模块 scan_led module scan_led(clk_1k,dig,seg,hourh,hourl1,minh,minl1,sech,secl1);input clk_1k;分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握

14、使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青input3:0 hourh,hourl1,minh,minl1,sech,secl1;output7:0dig;output7:0seg;reg7:0dig;reg7:0seg;reg3:0dataout_buf;reg2:0count;always(posedge clk_1k)begin count=count+1b1;end always(posedge clk_1k)begin case(count)3d0:dat

15、aout_buf=secl1;3d1:dataout_buf=sech;3d2:dataout_buf=4ha;3d3:dataout_buf=minl1;3d4:dataout_buf=minh;3d5:dataout_buf=4ha;3d6:dataout_buf=hourl1;3d7:dataout_buf=hourh;分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的

16、为人民服务怎样让我们的老朋友焕发青 endcase case(count)3d0:dig=8b1111_1110;3d1:dig=8b1111_1101;3d2:dig=8b1111_1011;3d3:dig=8b1111_0111;3d4:dig=8b1110_1111;3d5:dig=8b1101_1111;3d6:dig=8b1011_1111;3d7:dig=8b0111_1111;endcase end always(dataout_buf)begin case(dataout_buf)4h0:seg=8b0000_0011;4h1:seg=8b1001_1111;4h2:seg=8

17、b0010_0101;4h3:分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青 seg=8b0000_1101;4h4:seg=8b1001_1001;4h5:seg=8b0100_1001;4h6:seg=8b0100_0001;4h7:seg=8b0001_1111;4h8:seg=8b0000_0001;4h9:seg=8b0000_

18、1001;4ha:seg=8b1111_1101;endcase end endmodule 时钟控制模块 该模块设计为多功能数字钟的控制模块。各信号引脚功能定义为：mode：功能控制信号；为 0：计时功能；为 1：闹铃功能;为 2：手动校对功能；turn：在手动校对时，选择是调整时间，还是分钟，若长时间按住该键，可使秒信号清零，用于精确调时；change：手动调整时，每按一次，计数器加 1，如果长按，则连续快速加 1；用于快速调时和定时；hour，min，sec：时，分，秒显示信号；alert：扬声器驱动信号；用于产生闹铃音和报时音；闹铃音为持续 20 秒的急促的“嘀嘀嘀”音，若按住“cha

19、nge”键，可屏蔽该闹铃音；整点报时音为“嘀嘀嘀嘀嘟”分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青四短一长音；LD_alert：接发光二极管，指示是否设置了闹钟功能；LD_hour：接发光二极管，指示当前调整的是小时信号；LD_min：接发光二极管，指示当前调整的是分钟信号。mode按键每触发一次，定义一个变量 m自加，从 0 加到 2

20、；加满 2，重新置为 0。用 case语句产生 3 种模式。图 6 时钟模块 clock1 module clock(clk,clk_1k,mode,change,turn,alert,hourh,hourl1,minh,minl1,sech,secl1,LD_alert,LD_hour,LD_min);input clk,clk_1k,mode,change,turn;output alert,LD_alert,LD_hour,LD_min;output3:0 hourh,hourl1,minh,minl1,sech,secl1;reg7:0 hour,min,sec,hour1,min1,

21、sec1,ahour,amin;reg1:0 m,fm,num1,num2,num3,num4;reg1:0 loop1,loop2,loop3,loop4,sound;reg LD_hour,LD_min;reg clk_1Hz,clk_2Hz,minclk,hclk;reg alert1,alert2,ear;reg count1,count2,counta,countb;wire ct1,ct2,cta,ctb,m_clk,h_clk;always(posedge clk)begin clk_2Hz=clk_2Hz;if(sound=3)begin sound=0;ear=1;end e

22、lse begin sound=sound+1;ear=0;end end /ear 信号用于产生或屏蔽声音 always(posedge clk_2Hz)/由 4HZ 的输入时钟产生 1HZ 的时基信号 clk_1Hz=clk_1Hz;always(negedge mode)/mode信号控制系统在三种功能间的转换 begin 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更

23、好的为人民服务怎样让我们的老朋友焕发青 if(m=2)m=0;else m=m+1;end always(negedge turn)/产生 count1，count1，count a，countb 四个信号 fm=fm;always begin case(m)2:begin if(!fm)begin count1=!change;LD_min,LD_hour=2;end else begin counta=!change;LD_min,LD_hour=1;end count2,countb=0;end 1:begin if(!fm)begin count2=!change;LD_min,LD_

24、hour=2;end else begin countb=!change;LD_min,LD_hour=1;end count1,counta=2b00;end default:count1,count2,counta,countb,LD_min,LD_hour=0;endcase end always(negedge clk)if(count2)begin if(loop1=3)num1=1;else begin loop1=loop1+1;num1=0;end end else begin loop1=0;num1=0;end 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿

25、真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青always(negedge clk)if(countb)begin if(loop2=3)num2=1;else begin loop2=loop2+1;num2=0;end end else begin loop2=0;num2=0;end always(negedge clk)if(count1)begin if(loop3=3)num3=1;el

26、se begin loop3=loop3+1;num3=0;end end else begin loop3=0;num3=0;end always(negedge clk)if(counta)begin if(loop4=3)num4=1;else begin loop4=loop4+1;num4=0;end end else begin loop4=0;num4=0;end assign ct1=(num3&clk)|(!num3&m_clk);assign ct2=(num1&clk)|(!num1&count2);assign cta=(num4&clk)|(!num4&h_clk);

27、assign ctb=(num2&clk)|(!num2&countb);always(posedge clk_1Hz)if(!(sec18h59)|(!turn)&(!m)begin sec1=0;if(!(!turn)&(!m)minclk=1;end 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青else begin if(sec1

28、3:0=4b1001)begin sec13:0=4b0000;sec17:4=sec17:4+1;end else sec13:0=sec13:0+1;minclk=0;end assign m_clk=minclk|count1;always(posedge ct1)begin if(min1=8h59)begin min1=0;hclk=1;end else begin if(min13:0=9)begin min13:0=0;min17:4=min17:4+1;end else min13:0=min13:0+1;hclk=0;end end assign h_clk=hclk|cou

29、nta;always(posedge cta)if(hour1=8h23)hour1=0;else if(hour13:0=9)begin hour17:4=hour17:4+1;hour13:0=0;end else hour13:0=hour13:0+1;always(posedge ct2)if(amin=8h59)amin=0;else if(amin3:0=9)begin amin3:0=0;amin7:4=amin7:4+1;end else amin3:0=amin3:0+1;always(posedge ctb)if(ahour=8h23)ahour=0;else if(aho

30、ur3:0=9)begin ahour3:0=0;ahour7:4=ahour7:4+1;end 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青else ahour3:0=ahour3:0+1;always if(min1=amin)&(hour1=ahour)&(amin|ahour)&(change)if(sec18h20)alert

31、1=1;else alert1=0;else alert1=0;always case(m)3b00:begin hour=hour1;min=min1;sec=sec1;end 3b01:begin hour=ahour;min=amin;sec=8hzz;end 3b10:begin hour=hour1;min=min1;sec8h54)|(!(min1|sec1)if(sec18h54)alert2=ear&clk_1k;else alert2=!ear&clk_1k;else alert2=0;end assign hourh,hourl1=hour;assign minh,minl

32、1=min;assign sech,secl1=sec;endmodule 第四部分 功能仿真 分频仿真波形 由于 50MHz分频为 4Hz分频系数太大，这里以 50 分频为例。图 7 50 分频示例 分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青在 clk_out的半个周期内，clk 出现了 25 个周期，50 分频是正确的。计时仿真

33、图 8 时间-分计数 如图 8 所示，每有一个 clk 脉冲信号，送给显示的数加 1，从 0 加到 59，再到 0，如此循环。闹钟仿真 图 9 闹钟仿真波形 如图 9 所示为 01：02：00-01：02：59 的一分钟闹钟波形，当计数满 60（图中显示为 59）时，alert信号置位。分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青第五部

34、分 总结 此次设计过程中，学会了使用 Quartus 软件来进行电子时钟仿真。和同学交流更使我对设计有了新的认识也对自己提出了新的要求。课题设计过程中我不怕失败，在失败中总结经验，为成功积累素材；学着自我超越，敢于尝试，在尝试中进步，这对我能力的提高大有好处。设计中有太多的不懂和陌生，但是我会多看、多想、多问、多学，每一个任务都是一个锻炼的机会和成长的过程，我在规定的时间尽善尽美的完成，把自己的能力发挥到最大限度。这个课题设计的过程让我学习、工作的思路有了更为明朗的认识：它是站在一定高度上去工作的，眼界要放宽，思路要开阔，内容要饱满。我曾经也做过不少课程设计，但都是局限在课本中，而这次实验设计，能够让我走出来，仿佛推开门看见外面的世界是如此之大，如同井底之蛙跳上井沿过程中要有很好的团结合作意识和责任感，积极的参与到实验设计的讨论中去，学习和听取别人的意见，我也主动的发表意见，用一个积极上进、激情乐观的态度面对每一天的实验设计生活，让我的学习生活丰富多彩。分闹钟设置与对时采用按键作为输入信号采用公司的软件进行编程与仿真设计语言可以选择或目的与意义训练综合运系统设计能力通过综合设计力争掌握使用工具设计数字系统电路的基本方法包括原理方案的确定详细设计中的编程与社会的进步科技的的发展人们对它的功能又提出了新的要求怎样让时钟更好的为人民服务怎样让我们的老朋友焕发青