USB硬件设计技术基础指南V1.1.docx
《USB硬件设计技术基础指南V1.1.docx》由会员分享,可在线阅读,更多相关《USB硬件设计技术基础指南V1.1.docx(26页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、USB硬件设计技术基础指南 USB硬件设计技术基础指南 目录1、概述32、USB2.0硬件设计规范指导32.1 USB 接口定义32.2 USB原理图设计指导42.3 USB布局和走线设计52.3.1 布局设计62.3.2 布线设计63、Test Validation103.1 USB眼图测试103.1.1设备需求103.1.2 USB眼图测试过程114、USB布线布局失效分析案例124.1 原理图124.2 PCB布局以及PCB布线135、USB Cable设计165.1 USB cable内部结构参考165.2 USB cable的制作标准参考165.3 USB 2.0cable制作检查表
2、及相关参数介绍176、USB3.0展望196.1 USB3.0硬件设计注意事项207、USB OTG简介207.1 USB OTG概述207.2 USB OTG接口定义227.3 USB OTG设计规范228、USB 2.0设计Check list229、参考文献221、 概述通用串行总线,简称USB,是连接计算机系统与外部设备的一个串口总线标准,也是一种输入输出接口的技术规范,被广泛应用于个人电脑和移动设备等娱乐通讯产品中,并迅速扩展至数字电视、游戏机,车载影音娱乐系统等其他领域。USB2.0目前广泛应用于公司的各个机型之中,其中不仅仅包括一些外置的USB端口应用,而且一些模块的通讯接口也广
3、泛采用USB2.0的方式,例如:3G,Wifi等。车机的前置面板上也有连接MP3,ipod,手机等移动设备的USB接口。所以USB2.0设计的好坏直接影响到产品的各个性能,直接关系到产品的质量和产品的可持续性研发。本文分别就目前常用的USB2.0的硬件设计,PCB布局以及走线,EMC,测试验证等方面进入深入的讨论,把比较有效的电路和PCB布局规则,EMC改进经验融入进去,以便指导我公司产品前期的研发和生产以及后期的产品验证,提高工作效率,降低生产成本,使我公司的研发流程进一步规范。另外,关于USB OTG的相关设计指导、USB cable的规范化设计,USB3.0的前期指引都融入到本文当中。2
4、、 USB2.0硬件设计规范指导 USB2.0接口设计主要包括电源设计、ESD设计、PCB布局和走线设计。好的产品设计需要从以上几个方面认真考虑。2.1 USB 接口定义 USB信号使用分别标记为D+ 和D- 的双绞线传输,它们各自使用半双工的差分信号并协同工作。下图中的定义VBUS一般采用5V供电,范围4.75V到5.25V之间,D-和D+是一组差分信号对,用于数据的传输。 图1 USB信号定义 2.2 USB原理图设计指导 下图中的原理图作为后续的参考设计1、 对5V供电采用了限流保护IC,防止USB接口5V短路对主板造成损坏;另外,为了降低成本,使用可恢复的保险丝也可以。这对我们的主板通
5、过DQA的短路测试或者静电冲击尤为重要。2、 5VBUS处采用了一颗22UF的钽电容,防止USB的插拔造成电流的瞬间变化造成对主板的冲击3、 主板信号地(GND)和机壳地(CHASSISGND)分离,机壳地主要为静电放电通道。在对USB接口静电放电的时候,可以让电流瞬间从机壳地(CHASSISGND)流向机器外壳,达到ESD的效果。4、 差分对需要注意对ESD器件的选型,目前主要使用压敏电阻或者专用的USB 静电防护器件IC。5、 共模电感在对EMI要求不是很严格的情况下,可以采用0ohm电阻替代,有时候为了改善眼图的质量,可以调节为10ohm到33ohm之间的经验值去调试。 图2 USB小板
6、原理图设计参考6、 USB2.0协议规定,整个USB总线拓扑体系由三个元素组成:主机(Host)、集线器(Hub)、设备(Device)。简单的说,主机(Host)只能作为主机存在,只能用来连接设备(Device)和集线器(Hub);设备(Device)只能作为设备存在,只能用来连接主机或集线器;而集线器则是既可用来连接主机,也可用来连接设备,它用来连接主机的端口,叫上行端口(upstream port),用来连接设备的端口,叫做下行端口(downstream port)。 如果是USB HOST,则在其D+ D-上都要下拉15K电阻,如果是USB DEVICE,则在其D+或D-上上拉1.5K
7、电阻。(对于全速和高速设备,是上在D+上上拉,对于低速设备,是在D-上上拉)。当USB DEVICE插上USB主控制器后,由于USB DEVICE上的上拉电阻和USB HOST上的下拉电阻分压,便产生一个高电平,这时USB HOST就会发现有一个USB设备插入,并通过判断是D+ OR D-被拉高来识别相应的设备。高速设备是先被识别为全速设备的,然后再通过HOST与DEVICE之间的确认来判断是什么设备2.3 USB布局和走线设计 本文中的USB2.0的布局设计主要采用公司常用的4层PCB设计作为参考指导,其中板的叠层一般如下: 图3 堆叠示意图 主要信号走线应布在同一层上,通常选择signal
8、 1层。与该层直接相邻的应为GND层,采用无分割的整层地平面,提供良好的信号返回路径。走线最好不要跨层,实在不能避免走线跨层时应该最大程度的降低信号的过孔数量,同时要避免走线的返回路径跨越底层或电源层分割线处,如下图的这种情况,一定要设法避免: 图4 整体布局注意示意图 2.3.1 布局设计 USB的PCB布局主要从以下4个方面更注意,其中文章后面附有详细的Checklist供设计者参考和检查。1. 控制器与USB插座应该尽可能的靠近,以减少走线的长度。 2. 用于去耦和消除高频噪声干扰的磁珠和去耦电容应该尽可能的靠近USB插座放置。 3. 终端匹配电阻应该尽可能放置在靠近USB控制器的一端。
9、 4. 元器件PCB布局要求:从内(IC)到外(连接器)依次是共模扼流圈、静电保护器件、USB插座,其中静电保护器件应该尽可能靠近插座。2.3.2 布线设计 USB的PCB布线设计主要从以下7个方面注意, 其中文章后面附有详细的Checklist供设计者参考和检查。1. 尽可能缩短走线长度,优先考虑对高速USB差分线的布线,尽可能的避免高速USB差分线和任何的接插件和边沿陡峭的数字信号线靠近走线。 2. 尽可能的减少在USB高速信号线上的过孔数和拐角,从而可以更好的做到阻抗的控制,避免信号的反射。 图5 减少过孔示意图3. 禁止使用90的走线拐角,使用两个45度来实现拐弯或用一个圆弧来实现,这
10、将大大减低信号的反射和阻抗的不连续。 4. 不要将信号线走在晶振、晶体、时钟合成器、磁性器件和时钟倍频的IC下面。 5. 在信号线上避免出现短桩线(stub),否则将会导致信号的反射,从而影响信号的完整性。如果短桩线是不可避免的话,那么确保其长度不要超过150mils。 图6 差分线布线注意点 图7 匹配电阻的正确布局方法6. 尽可能将高速信号线走在同一层里。保证走线的返回路径有一个完整的无分割的镜像平面(VCC或GND,优先选择GND平面)。如果可能的话,不要将走线跨越镜像平面分割线(如电源平面上不同电源的分割线),否则将会增加自感系数且增大信号的辐射。 7. 信号线在PCB边缘注意EMI防
11、护,这里可以遵循20H理论,由于电源层与地层之间的电场是变化的,在板的边缘会向外辐射电磁干扰,这称之为边缘效应。可以将电源层内缩,使得电场只在接地层的范围内传导。以一个H(电源和地之间的介质厚度)为单位,若内缩20H则可以将70%的电场限制在接地边沿内。 图8 20H理论示意图其中差分信号布线需要注意以下6条规则:1. 在并行的USB差分信号对之间的布线间距,要确保90 ohms的差分阻抗。 2. 缩短高速USB信号线同高速时钟线和交流信号并排走线的长度,或者加大它们并排的间距,从而降低串扰的影响。保证差分对信号与其他信号走线的间距至少为50mils。 图9 差分对走线间距示意图3. 差分对信
12、号之间采用紧耦合模式,即走线之间的间距小于走线的宽度,这样能够提高差分信号抗外界噪声干扰的能力。具体的走线间距和宽度需要通过相关的软件计算确定。 4. 差分信号最好保证两走线的间距处处一致,并且要做到长度匹配,其最大的长度差(如DP和DM的长度差)不能大于150 mils。 图10 差分走线保持间距一致5. 长度匹配保持间距处处一致更重要,因此,优先保证长度匹配,可以在一些走线间距不能保持一致的地方对信号走线进行绕线,保证两条走线的长度一致。 6. 确保USB连接器走线到背板接插件的总长度控制在18 inches。 Total length=d1+d2+d3; d1=5inches;d2=12
13、inches;d3=1 inch 图11 USB走线长度控制针对电源信号走线部分,保持所有的VBUS走线尽可能的短,最好使用走线宽度为50mils,2 OZ 铜厚的走线布VBUS信号线。综上所述,USB的硬件设计是PCB设计中比较重要的部分,需要我们特别加以考虑,才能设计出符合质量要求的产品。3、Test Validation测试验证这一块主要是讲述USB信号的完整性,其中包括USB差分信号眼图的测试,USB droop, USB drop等。3.1 USB眼图测试 本文主要以泰克示波器为例讲述USB眼图的测试过程。3.1.1设备需求数字示波器:泰克TDS7404或者TDS7254数字荧光示波
14、器配件:泰克P6274或者P6248或者等同的差分探头 1个 泰克P6245 FET 探头 2个 泰克TCA to BNC转接头 3个 TDS7000 Deskew治具一套3.1.2 USB眼图测试过程 图12 泰克TDSUSB 分析软件如上图,打开USB测试软件,然后输入设备ID以及设备描述。然后点击configure可以配置TDSUSB 进行测试,进入以下界面: 然后点击按钮,直到显示屏幕上出现正确的波形,点击OK即可。 图13 测试OK的USB眼图眼图分析的报告结果将会以HTML的形式储存下来,通过分析结果,我们可以很清楚的看到数据的上升时间,下降时间,幅值等参数,报告也会显示出具体的失
15、效的参数,可以有针对性的分析。4、USB布线布局失效分析案例 本节内容结合公司里面的一款产品,包含了USB2.0接口,SD卡接口,音频接口。在做可靠性测试的时候,静电放电问题没有通过。我们从原理设计以及PCB布局,布线方面,对其做出了一些分析和总结。4.1 原理图 如下图,看到打红色圈的地方是设计欠妥的地方,需要我们逐一分解:1、 VCC端,作为USB接口的供电端,而且是通过排线连接到外接小板上,此处需要增加一个电容,因为小板体积的限制,此处增加一颗100uf,10V钽电容为佳。2、 从EMI的角度,R401,R402处的10ohm电阻应该改为共模电感最好,如果对EMI要求不是很严,此处用22
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- USB 硬件 设计 技术 基础 指南 V1
限制150内