计算机组成原理期末考试习题及答案.pdf
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《计算机组成原理期末考试习题及答案.pdf》由会员分享,可在线阅读,更多相关《计算机组成原理期末考试习题及答案.pdf(70页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、 计算机组成原理练习题一、单项选择题1.CPU响应中断的时间是_ C _ oA.中断源提出请求;B.取指周期结束;C.执行周期结束;D.间址周期结束。2.下列说法中_ C_ _ 是正确的。A.加法指令的执行周期一定要访存;B.加法指令的执行周期一定不访存;C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存;D.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存。3.垂直型微指令的特点是_ C。A.微指令格式垂直表示;B.控制信号经过编码产生;C.采用微操作码;D.采用微指令码。4.基址寻址方式中,操作数的有效地址是A。A.基址寄存器内容加上形式地址(位移量);B.程序计数器内
2、容加上形式地址;C.变址寄存器内容加上形式地址;D.寄存器内容加上形式地址。5.常用的虚拟存储器寻址系统由 A两级存储器组成。A.主存一辅存;B.Cache 主存;C.Cache 辅存;D.主存一硬盘。6.DMA访问主存时,让CPU处于等待状态,等DMA的一批数据访问结束后,CPU再恢复工作,这种情况称作 AoA.停止CPU访问主存;B.周期挪用;C.DMA与CPU交替访问;D.DMAo7.在运算器中不包含D _。A.状态寄存器;B.数据总线;C.ALU;D.地址寄存器。8.计算机操作的最小单位时间是_ A。A.时钟周期;B.指令周期;C.CPU周期;D.中断周期。9.用以指定待执行指令所在地
3、址的是_ C oA.指令寄存器;B.数据计数器;C.程序计数器;D.累加器。10.下列描述中 B是正确的。A.控制器能理解、解释并执行所有的指令及存储结果;B.一台计算机包括输入、输出、控制、存储及算逻运算五个单元;C.所有的数据运算都在CPU的控制器中完成;D.以上答案都正确。11.总线通信中的同步控制是 B _。A.只适合于CPU控制的方式;B.由统一时序控制的方式;C.只适合于外围设备控制的方式;D.只适合于主存。1 2 .一个1 6 K x 3 2 位的存储器,其地址线和数据线的总和是_ B oA.4 8;B.4 6;C.3 6;D.3 2O1 3 .某计算机字长是1 6 位,它的存储
4、容量是1 M B,按字编址,它的寻址范围是 A oA.5 1 2 K;B.I M;C.5 1 2 K B;D.1 M B。1 4 .以下 B 是错误的。A.中断服务程序可以是操作系统模块;B.中断向量就是中断服务程序的入口地址;C.中断向量法可以提高识别中断源的速度;D.软件查询法和硬件法都能找到中断服务程序的入口地址。1 5.浮点数的表示范围和精度取决于 C。A.阶码的位数和尾数的机器数形式;B.阶码的机器数形式和尾数的位数;C.阶码的位数和尾数的位数;D.阶码的机器数形式和尾数的机器数形式。1 6.响应中断请求的条件是 B 。A.外设提出中断;B.外设工作完成和系统允许时;C.外设工作完成
5、和中断标记触发器为“1”时;D.C P U 提出中断。1 7.以下叙述中_ B 是错误的。A.取指令操作是控制器固有的功能,不需要在操作码控制下完成;B.所有指令的取指令操作都是相同的;C.在指令长度相同的情况下,所有指令的取指操作都是相同的;D.一条指令包含取指、分析、执行三个阶段。18.下 列 叙 述 中 是 错 误 的。A.采用微程序控制器的处理器称为微处理器;B.在微指令编码中,编码效率最低的是直接编码方式;C.在各种微地址形成方式中,增量计数器法需要的顺序控制字段较短;D.C M A R 是控制器中存储地址寄存器。19.中断向量可提供_ C oA.被选中设备的地址;B.传送数据的起始
6、地址;C.中断服务程序入口地址;D.主程序的断点地址。20 .在中断周期中,将允许中断触发器置“0”的操作由A _ 完成。A.硬件;B.关中断指令;C.开中断指令;D.软件。21.冯诺伊曼机工作方式的基本特点是B oA.多指令流单数据流;B.按地址访问并顺序执行指令;C.堆栈操作;D.存储器按内容选择地址。22.程序控制类指令的功能是 C 。A.进行主存和C P U 之间的数据传送;B.进行C P U 和设备之间的数据传送;C.改变程序执行的顺序;D.一定是自动加+1。23.水平型微指令的特点是 AoA.一次可以完成多个操作;B.微指令的操作控制字段不进行编码;C.微指令的格式简短;D.微指令
7、的格式较长。24.存储字长是指 BoA.存放在一个存储单元中的二进制代码组合;B.存放在一个存储单元中的二进制代码位数;C.存储单元的个数;D.机器指令的位数。25.CPU通过 B启动通道。A.执行通道命令;B.执行I/O指令;C.发出中断请求;D.程序查询。26.对有关数据加以分类、统计、分析,这属于计算机在A.数值计算;B.辅助设计;C.数据处理;D.实时控制。27.总线中地址线的作用是 C。A.只用于选择存储器单元;B.由设备向主机提供地址;C.用于选择指定存储器单元和I/O设备接口电路的地址;D.即传送地址又传送数据。28.总线的异步通信方式 A。A.不采用时钟信号,只采用握手信号;B
8、.既采用时钟信号,又采用握手信号;C.既不采用时钟信号,又不采用握手信号;D.既采用时钟信号,又采用握手信号。29.存储周期是指 CoA.存储器的写入时间;B.存储器进行连续写操作允许的最短间隔时间;C.存储器进行连续读或写操作所允许的最短间隔时间;D.指令执行时间。30.在程序的执行过程中,Cache与主存的地址映射是由_ CA.操作系统来管理的;B.程序员调度的;C.由硬件自动完成的;D.用户软件完成。3 1.以下叙述 C是正确的。A.外部设备一旦发出中断请求,便立即得到CPU的响应;B.外部设备一旦发出中断请求,CPU应立即响应;C _ 方面的应用。C.中断方式一般用于处理随机出现的服务
9、请求;D.程序查询用于键盘中断。32.加法器采用先行进位的目的是_C oA.优化加法器的结构;B.节省器材;C.加速传递进位信号;D.增强加法器结构。33.变址寻址方式中,操作数的有效地址是_ C oA.基址寄存器内容加上形式地址(位移量);B.程序计数器内容加上形式地址;C.变址寄存器内容加上形式地址;D.寄存器内容加上形式地址。34.指令寄存器的位数取决于 BoA.存储器的容量;B.指令字长;C.机器字长;D.存储字长。35.在控制器的控制方式中,机器周期内的时钟周期个数可以不相同,这属于AoA.同步控制;B.异步控制;C.联合控制;D.人工控制。36.下列叙述中B是正确的。A.控制器产生
10、的所有控制信号称为微指令;B.微程序控制器比硬连线控制器更加灵活;C.微处理器的程序称为微程序;D.指令就是微指令。37.CPU中的译码器主要用于_ B _ oA.地址译码;B.指令译码;C.选择多路数据至ALU;D 数据译码。38.直接寻址的无条件转移指令功能是将指令中的地址码送入 AoA.PC;B.地址寄存器;C.累加器;D.ALUo39.DMA方式的接口电路中有程序中断部件,其作用是 CoA.实现数据传送;B.向CPU提出总线使用权;C.向CPU提出传输结束;D.发中断请求。40.下列器件中存取速度最快的是 C oA.Cache;B.主存;C.寄存器;D.辅存。41.直接、间接、立即三种
11、寻址方式指令的执行速度,由快至慢的排序是_ C oA.直接、立即、间接;B.直接、间接、立即;C.立即、直接、间接;D.立即、间接、直接。42.存放欲执行指令的寄存器是 D。A.MAR;B.PC;C.MDR;D.IRo43.在独立请求方式下,若有N个设备,则_ B _。A.有一个总线请求信号和一个总线响应信号;B.有N个总线请求信号和N个总线响应信号;C.有一个总线请求信号和N个总线响应信号;D.有N个总线请求信号和一个总线响应信号。44.下述说法中 C是正确的。A.半导体RAM信息可读可写,且断电后仍能保持记忆;B.半导体RAM是易失性RAM,而静态RAM中的存储信息是不易失的;C.半导体R
12、AM是易失性RAM,而静态RAM只有在电源不掉时,所存信息是不易失的。45.DMA访问主存时,向CPU发出请求,获得总线使用权时再进行访存,这种情况称作一B-oA.停止CPU访问主存;B.周期挪用;C.DMA与CPU交替访问;D.DMAo46.计算机中表示地址时,采用 D oA.原码;B.补码;C.反码;D.无符号数。47.采用变址寻址可扩大寻址范围,且_ C oA.变址寄存器内容由用户确定,在程序执行过程中不可变;B.变址寄存器内容由操作系统确定,在程序执行过程中可变;C.变址寄存器内容由用户确定,在程序执行过程中可变;D.变址寄存器内容由操作系统确定,在程序执行过程不中可变;4 8.由编译
13、程序将多条指令组合成一条指令,这种技术称做_C _oA.超标量技术;B.超流水线技术;C.超长指令字技术;D.超字长。49.计算机执行乘法指令时,由于其操作较复杂,需要更多的时间,通常采用_C _ 控制方式。A.延长机器周期内节拍数的;B.异步;C.中央与局部控制相结合的;D.同步;5 0.微程序放在 B 中。A.存储器控制器;B.控制存储器;C.主存储器;D.C a c h e o5 1.在C P U 的寄存器中,B 对用户是完全透明的。A.程序计数器;B.指令寄存器;C.状态寄存器;D.通用寄存器。5 2.运算器由许多部件组成,其核心部分是B oA.数据总线;B.算术逻辑运算单元;C.累加
14、寄存器;D.多路开关。5 3.DM A 接口 B oA.可以用于主存与主存之间的数据交换;B.内有中断机制;C.内有中断机制,可以处理异常情况;D.内无中断机制5 4.C P U 响应中断的时间是C oA.中断源提出请求;B.取指周期结束;C.执行周期结束;D.间址周期结束。5 5.直接寻址的无条件转移指令功能是将指令中的地址码送入_ A.A.P C;B.地址寄存器;C.累加器;D.A L U o5 6.三种集中式总线控制中,_A_方式对电路故障最敏感。A.链式查询;B.计数器定时查询;C.独立请求;D.以上都不对。5 7 .一个1 6K x 3 2 位的存储器,其地址线和数据线的总和是_ B
15、A.4 8;B.4 6;C.3 6;D.3 2.5 8 .以下叙述中错误的是B oA.指令周期的第一个操作是取指令;B.为了进行取指令操作,控制器需要得到相应的指令;C.取指令操作是控制器自动进行的;D.指令第一字节含操作码。5 9.主存和C P U 之间增加高速缓冲存储器的目的是_ A oA.解决C P U 和主存之间的速度匹配问题;B.扩大主存容量;C.既扩大主存容量,又提高了存取速度;D.扩大辅存容量。60 .以下叙述A 是错误的。A.一个更高级的中断请求一定可以中断另一个中断处理程序的执行;B.DM A 和C P U 必须分时使用总线;C.DM A 的数据传送不需C P U 控制;D.
16、DM A 中有中断机制。61 .一条指令中包含的信息有_ C oA.操作码、控制码;B.操作码、向量地址;C.操作码、地址码。62.在各种异步通信方式中,_C_速度最快。A.全互锁;B.半互锁;C.不互锁。63 .一个5 1 2 K B 的存储器,其地址线和数据线的总和是 C oA.1 7;B.1 9;C.2 7O64 .在下列因素中,与C a c h e 的命中率无关的是 C 。A.C a c h e 块的大小;B.C a c h e 的容量;C.主存的存取时间。65 .在计数器定时查询方式下,若计数从0 开始,则 A oA.设备号小的优先级高;B.每个设备使用总线的机会相等;C.设备号大的
17、优先级高。66.C a c h e 的地址映象中,若主存中的任一块均可映射到C a c h e 内的任一块的位置上,称作 B oA.直接映象;B.全相联映象;C.组相联映象。67.中断服务程序的最后一条指令是_ C oA.转移指令;B.出栈指令;C.中断返回指令。68.微指令操作控制字段的每一位代表一个控制信号,这种微程序的控制(编码)方式是 B oA.字段直接编码;B.直接编码;C.混合编码。6 9.在取指令操作之后,程序计数器中存放的是CoA.当前指令的地址;B.程序中指令的数量;C.下一条指令的地址。7 0.以下叙述中_A_是正确的。A.R I S C机一定采用流水技术;B.采用流水技术
18、的机器一定是R I S C机;C.CI S C机一定不采用流水技术。7 1.在一地址格式的指令中,下列是正确的_ B oA.仅有一个操作数,其地址由指令的地址码提供;B.可能有一个操作数,也可能有两个操作数;C.一定有两个操作数,另一个是隐含的。7 2.在浮点机中,判断原码规格化形式的原则是 B。A.尾数的符号位与第一数位不同;B.尾数的第一数位为1,数符任意;C.尾数的符号位与第一数位相同;D.阶符与数符不同。7 3.I/O 采用不统一编址时,进行输入输出操作的指令是C。A.控制指令;B.访存指令;C 输入输出指令。7 4.设机器字长为6 4 位,存储容量为1 2 8 M B,若按字编址,它
19、的寻址范围是 B oA.1 6 M B;B.1 6 M;C.3 2 M o7 5 .B 寻址便于处理数组问题。A.间接寻址;B.变址寻址;C.相对寻址。7 6 .超标量技术是_ B oA.缩短原来流水线的处理器周期;B.在每个时钟周期内同时并发多条指令;C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令。7 7.以下叙述中 B 是错误的。A.取指令操作是控制器固有的功能,不需要在操作码控制下完成;B.所有指令的取指令操作都是相同的;C.在指令长度相同的情况下,所有指令的取指操作都是相同的。7 8.I/O 与主机交换信息的方式中,中断方式的特点是 B oA.CP U 与设备串行工作,传
20、送与主程序串行工作;B.CP U 与设备并行工作,传送与主程序串行工作;C.CP U 与设备并行工作,传送与主程序并行工作。7 9.设寄存器内容为1 1 1 1 1 1 1 1,若它等于+1 2 7,则为_D oA.原码;B.补码;C.反码;D.移码。8 0 .设机器数采用补码形式(含1 位符号位),若寄存器内容为9 BH,则对应的十进制数为 C OA.-2 7;B.-9 7;C.-1 0 1;D.1 5 5 8 1 .设寄存器内容为8 0 H,若它对应的真值是-1 2 7,则该机器数是 oA.原码;B.补码;C.反码;D.移码。8 2.下列叙述中 是正确的。A.程序中断方式中有中断请求,DM
21、 A 方式中没有中断请求;B.程序中断方式和DM A 方式中实现数据传送都需中断请求;C.程序中断方式和DM A 方式中都有中断请求,但目的不同;D.DM A 要等到指令周期结束时才进行周期窃取。8 3.设机器数字长为3 2 位,一个容量为1 6 M B的存储器,CP U 按半字寻址,其寻址范围是_ _ _ _ _。A.2 2 4;B.2 2 3;C.2 2 2;D.2 2 1。8 4.在中断接口电路中,向量地址可通过_ _ B 送至CP U。A.地址线;B.数据线;C.控制线;D.状态线。8 5 .在程序的执行过程中,Ca c h e 与主存的地址映象是由_ D _ _=A.程序员调度的;B
22、.操作系统管理的;C.由程序员和操作系统共同协调完成的;D.硬件自动完成的。8 6 .总线复用方式可以 C oA.提高总线的传输带宽;B.增加总线的功能;C.减少总线中信号线的数量;D.提高C U P 利用率。87.下列说法中正确的是 C。A.Cache与主存统一编址,Cache的地址空间是主存地址空间的一部分;B.主存储器只由易失性的随机读写存储器构成;C.单体多字存储器主要解决访存速度的问题;D.Cache不与主存统一编址,Cache的地址空间不是主存地址空间的一部分。88.在采用增量计数器法的微指令中,下一条微指令的地址B。A.在当前的微指令中;B.在微指令地址计数器中;C.在程序计数器
23、;D.在CPU中。89.由于CPU内部操作的速度较快,而CPU访问一次存储器的时间较长,因此机器周期通常由 B来确定。A.指令周期;B.存取周期;C.间址周期;D.执行周期。90.RISC机器 BoA.不一定采用流水技术;B.一定采用流水技术;C.CPU配备很少的通用寄存器;D.CPU配备很多的通用寄存器。91.在下列寻址方式中,_B寻址方式需要先计算,再访问主存。A.立即;B.变址;C.间接;D.直接。92.在浮点机中,判断补码规格化形式的原则是 C。A.尾数的第一数位为1,数符任意;B.尾数的符号位与第一数位相同;C.尾数的符号位与第一数位不同;D.阶符与数符不同。93.I/O采用统一编址
24、时,进行输入输出操作的指令是 B _。A.控制指令;B.访存指令;C.输入输出指令;D.程序指令。94.设机器字长为32位,存储容量为16MB,若按双字编址,其寻址范围是 B。A.8MB;B.2M;C.4M;D.16Mo95.C 寻址对于实现程序浮动提供了较好的支持。A.间接寻址;B.变址寻址;C.相对寻址;D.直接寻址。96.超流水线技术是_ A oA.缩短原来流水线的处理器周期;B.在每个时钟周期内同时并发多条指令;C.把多条能并行操作的指令组合成一条具有多个操作码字段的指令;D.以上都不对。9 7.以下叙述中错误的是A.指令周期的第一个操作是取指令;B.为了进行取指令操作,控制器需要得到
25、相应的指令;C.取指令操作是控制器自动进行的;D.指令周期的第一个操作是取数据。98.I/O与主主机交换信息的方式中,DMA方式的特点是A.CPU与设备串行工作,传送与主程序串行工作;B.CPU与设备并行工作,传送与主程序串行工作;C.CPU与设备并行工作,传送与主程序并行工作;D.CPU与设备串行工作,传送与主程序并行工作。99.若9BH表示移码(含1位符号位).其对应的十进制数是A _。A.27;B.-27;C.-101;D.10L100.在二地址指令中 C是正确的。A.指令的地址码字段存放的一定是操作数;B.指令的地址码字段存放的一定是操作数地址;C.运算结果通常存放在其中一个地址码所提
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 原理 期末考试 习题 答案
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内