第2章-数字交换和数字交换网络.ppt

《第2章-数字交换和数字交换网络.ppt》由会员分享，可在线阅读，更多相关《第2章-数字交换和数字交换网络.ppt（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章数字交换和数字交换网络第二章 数字交换和数字交换网络本章内容：数字交换原理 T 型时分接线器 S 型时分接线器 多级时分接线器 阻塞的概念与计算本章重点：T 型接线器、S 型接线器 时隙计算方法、T-S-T 网络本章难点：复用器的工作原理 TST 网络的灵活应用2.1 数字交换原理2.1.1 数字交换1、交换机的任务 是要通过数字交换网络来实现任意两个用户之间的语音交换，即要在这两个用户之间建立一条数字话音通道。2、数字交换的本质 完成两个用户不同时隙内的信息交换。2.1.1 数字交换TSiA BTSjA BTSjTSi交换网络2.1.2 时隙交换原理0123NN310123NK入K出N

2、1 1 0 0话音存储器TS1a b nTS2TSNcTS3abcn时序开关K入和K出同步旋转（以每秒旋转8000周）。0123NN310123NK入K出N1 1 0 0话音存储器TS1a b nTS2TSNcTS3TS1babcn在TS1时隙时，K入和K出分别与接点1#入和1#出相连接。输入端将话音信息a就存入话音存储器的1#单元。输出端将2#单元内存放的话音信息b送给TS1用户。2.1.2 时隙交换原理0123NN310123NK入K出N1 1 0 0话音存储器TS1a b nTS2TSNcTS3TS1b aTS2abcn在TS2时隙时，K入和K出分别与接点2#入和2#出相连接。输入端将话

3、音信息b就存入话音存储器的2#单元。输出端将1#单元内存放的话音信息a送给TS2用户。2.1.2 时隙交换原理0123NN310123NK入K出N1 1 0 0话音存储器TS1a b nTS2TSNcTS3abcnTS1b a nTS2TS3abcn在TS3时隙时，K入和K出分别与接点3#入和3#出相连接。输入端将话音信息c就存入话音存储器的3#单元。输出端将N#单元内存放的话音信息n送给TS3用户。2.1.2 时隙交换原理0123NN310123NK入K出N1 1 0 0话音存储器TS1a b nTS2TSNcTS3TS1b a nTS2TS3TSNcabcn在TSN时隙时，K入和K出分别与

4、接点N#入和N#出相连接。输入端将话音信息n就存入话音存储器的N#单元。输出端将3#单元内存放的话音信息c送给TSN用户。2.1.2 时隙交换原理0123NN310123NK入K出N1 1 0 0话音存储器TS1a b nTS2TSNcTS3TS1b a nTS2TS3TSNcabcn2.1.2 时隙交换原理BTS2ATS1BTS2ATS1ATS2BTS1ATS2BTS1AB数字交换网络TS1TS22.1.2 时隙交换原理2.1.3 数字交换网络时隙交换的实质就是将一个话音信息由某个时隙搬移至另一个时隙，由时分接线器来完成的。数字交换网络仅使用时分接线器是不够的，还必须利用空间交换来扩大其容量

5、。空间交换是将信息由这一条复用线上交换到另一条复用线上，时隙不变。数字交换网络包括时分接线器和空间接线器两种基本部件，分别用于完成时间交换和空间交换。2.2 T型时分接线器2.2.1 T接线器的基本组成由话音存储器（SM）和控制存储器（CM）组成。完成同一时分复用线中不同时隙的信息交换。1、话音存储器（Speech Memory）存放各个输入时隙的8位PCM话音信息。每个存储单元对应一个话路时隙。PCM话音信息单元数N=复用线时隙数SM2.2.1 T接线器的基本组成2、控制存储器（Control Memory）存放话音存储器的地址信息，以便能够控制话音存储器的写入或读出。每个存储单元对应一个话

6、路时隙。单元内容的位数等于log2N。话音存储器的地址信息单元数N=复用线时隙数CM2.2.2 T接线器的工作原理一、读出控制方式SM：在定时脉冲控制下顺序写入话音信息；在CM控制下，将CM内容作为SM的读出地 址，读出SM相应单元的话音信息。CM：在中央处理机控制下写入；在定时脉冲控制下读出。SMTSiA BTSj写时钟控制计数器iAjBCM读写CPU控制ji ji读时钟ATSjBTSiAiBj顺序写入，控制读出2.2.2 T接线器的工作原理SMTS1A BTS8写时钟控制计数器1A8BCM读写CPU控制81 81读时钟ATS8BTS1A1B8顺序写入，控制读出（TS1TS8）2.2.2 T

7、接线器的工作原理二、写入控制方式SM：在CM控制下，将CM内容作为SM的写入地 址，把话音信息写入到SM相应单元中；在定时脉冲控制下顺序读出话音信息。CM：在中央处理机控制下写入；在定时脉冲控制下读出。2.2.2 T接线器的工作原理SMTSiA BTSj iBjACM写写CPU控制ji ji读时钟ATSjBTSiiijj读时钟控制计数器2.2.2 T接线器的工作原理2.2.3 T接线器的电路组成TS0TS31TS0TS31TS0TS31HW1HW0HW7HW0HW1HW70255CMSM0255A7A08端输入的T接线器复用器分路器T接线器由SM、CM、复用器、分路器四部分组成一、复用器基本功

8、能：串并变换和并路复用 基本组成：包含移位寄存器、锁存器、8选1电子选择器三个组成部分。移位寄存器锁 存 器81D0D0D7D0D7HW0HW7移位寄存器锁 存 器81D7D0D7D0D7HW0HW7HW0HW7D0D7CP CPCPTD7至话音存储器输入1、串行码和并行码串行码：是指各时隙内的8位码D0D7是按时间的 顺序依次排列。并行码：是指各时隙内的8位码D0、D1、D7分 别同时出现在8条线上。一、复用器TS0TS1HW7HW1HW0输 入D6D7D5D3D2D1D4D0D6D7D5D3D2D1D4D0（a）串行码TS0TS1D7D1D0输 出HW6HW7HW5HW3HW2HW1HW4

9、HW0HW6HW7HW5HW3HW2HW1HW4HW0（b）并行码一、复用器问题：1、串行码如何变成并行码？2、如何完成时隙复用？3、复用后时隙如何排列？4、传输速率有何变化？一、复用器移位寄存器锁 存 器81D0D0D7D0D7HW0HW7移位寄存器锁 存 器81D7D0D7D0D7HW0HW7HW0HW7D0D7CP CPCPTD7至话音存储器输入 HW0HW7的传输速率均为2048kbit/s，时钟CP的速率与HW速率相同。2、串/并变换一、复用器移位寄存器锁 存 器81D0D0D7D0D7HW0HW7移位寄存器锁 存 器81D7D0D7D0D7HW0HW7HW0HW7D0D7CP CP

10、CPTD7至话音存储器输入 移位寄存器完成HW线上传来数据的串/并变换，其输出速率为256kbit/s（每条线），以增加传输线数为代价换取速率的降低。2、串/并变换一、复用器移位寄存器锁 存 器81D0D0D7D0D7HW0HW7移位寄存器锁 存 器81D7D0D7D0D7HW0HW7HW0HW7D0D7CP CPCPTD7至话音存储器输入 锁存器的作用是数据隔离和数据缓存（以便进行时间校正）。2、串/并变换一、复用器移位寄存器锁 存 器81D0D0D7D0D7HW0HW7移位寄存器锁 存 器81D7D0D7D0D7HW0HW7HW0HW7D0D7CP CP1CPTD7至话音存储器输入 TD7

11、=A2 A1 A0，是一个位脉冲。CP TD7是为了8位并行码全部出齐的稍后时间（半个位脉冲）进行数据锁存。2、串/并变换一、复用器把8个HW的并行码按一定的次序排列送到8条输出线上。3、并路复用8选1选择器完成8条HW线（每位）复用到1条新的输出线上，8位并行码分别在8条输出线上。时钟CP1的速率是并行码速率的8倍，并行码输出速率为2048kbit/s。（16端PCM时为并行码速率的16倍，即4096kbit/s）一、复用器HW0TS0对应于总时隙的TS0，HW1TS0对应于总时隙的TS1，HW0TS1对应于总时隙的TS8，HW7TS31对应于总时隙的TS2554、控制时序总时隙TS号=HW

12、线时隙号8+HW号总时隙TS号用8位码 A7A6A5A4A3A2A1A0 表示 HW线时隙号 HW号A7A6A5A4A3A2A1A0 可以通过CP的分频获得。一、复用器二、分路器基本功能：完成复用器的反变换 基本组成：包含锁存器和移位寄存器组成。锁存器(0)移位寄存器(0)HW0HW0D0D7TD0CP锁存器(7)移位寄存器(7)HW7HW7D0D7TD7CPTD0CPCPSSD0D7HW0HW7输入输出锁存器：数据隔离、数据缓存。位脉冲：CP TDi（i=07）用于控制各HW的 并行码分别存到相应的锁存器。移位寄存器：完成并/串变换。TD0CP使各移位寄存器同时置数，以便同步。二、分路器三、

13、话音存储器基本组成：由RAM和相应的控制逻辑组成。写入控制读出控制定时脉冲A0A1A7B0B1B7自控存A0A1A7DI0DI1DI7DO0DO1DO7输入数据由串/并变换电路来至并/串变换电路输出数据话音存储器R/WRAM2561RAM2561RAM2561三、话音存储器1、顺序写入写入控制读出控制定时脉冲A0A1A7B0B1B7自控存A0A1A7DI0DI1DI7DO0DO1DO7输入数据由串/并变换电路来至并/串变换电路输出数据话音存储器R/WRAM2561RAM2561RAM2561CP前半期时，CM不送数据，B0B7=0，写入控制为1。话音信息DI0DI7按定时脉冲A0A7的先后顺序

14、写入到SM的单元中。2、控制读出写入控制读出控制定时脉冲A0A1A7B0B1B7自控存A0A1A7DI0DI1DI7DO0DO1DO7输入数据由串/并变换电路来至并/串变换电路输出数据话音存储器R/WRAM2561RAM2561RAM2561CP后半期时，CM送数据，B0B70，读出控制为1。RAM中话音信息从B0B7指定的单元读出，送到输出线DO0DO7上。三、话音存储器四、控制存储器基本组成：由RAM、锁存器、比较器、读写控 制器组成。A0A7BI0BI1BI7B0B1B7至SM控制存储器R/WRAM2561RAM2561RAM2561比 较锁存器锁存器BW7BW1BW0AW0AW7DBA

15、BR/W定时脉冲地址A0A7CP写命令由 CPU来写入：写命令为1，若定时脉冲A0A7与写入地址AW0AW7完全相同时，由CP的前半周期使R/W为0，则来自BW0BW7的数据写入到RAM中。A0A7BI0BI1BI7B0B1B7至SM控制存储器R/WRAM2561RAM2561RAM2561比 较锁存器锁存器BW7BW1BW0AW0AW7DBABR/W定时脉冲地址A0A7CP写命令由 CPU来基本组成：由RAM、锁存器、比较器、读写控 制器组成。读出：写命令为0（无效）或CP后半周期，R/W=1，读出由A0A7指定的单元内容经B0B7送到SM中，作为SM的写入或读出地址。四、控制存储器2.2.

16、4 T接线器的实际电路与应用MT8980串/并转换器数据存储器器并/串转换器控制接口控制寄存器接续存储器输出复用帧计数器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CP FSDSCSR/WDTAA5-A0D7-D0CBO VDD VSSODE如何实现SDI3TS5SDO1TS20 MT8980串/并转换器数据存储器器并/串转换器控制接口控制寄存器接续存储器输出复用帧计数器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CP FSDS

17、CSR/WDTAA5-A0D7-D0CBO VDD VSSODE2.2.4 T接线器的实际电路与应用如何实现SDI3TS5SDO1TS20 给0#控制寄存器（A5=0，A4A0=00000）写入8位控制信息“00010001”（即D7D0=00010001）。其中，D7=0表示非分离方式，D6=0表示交换方式，D4D3=10表示指向接续存储器低8位，D2D1D0=001表示输出码流号“1”（SDO1），D5备用。MT8980串/并转换器数据存储器器并/串转换器控制接口控制寄存器接续存储器输出复用帧计数器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SD

18、I3SDI4SDI5SDI6SDI7CP FSDSCSR/WDTAA5-A0D7-D0CBO VDD VSSODE2.2.4 T接线器的实际电路与应用如何实现SDI3TS5SDO1TS20 给接续存储器20#信道（A5=1，A4A0=10100，对应于输出时隙号20）所对应的存储单元写入低8位控制信息“01100101”（即D7D0=01100101）。其中，A5=1表示指向接续存储器，D7D6D5=011表示SDI3，D4D3D2D1D0=00101表示TS5。MT8980串/并转换器数据存储器器并/串转换器控制接口控制寄存器接续存储器输出复用帧计数器SDO0SDO1SDO2SDO3SDO4

19、SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CP FSDSCSR/WDTAA5-A0D7-D0CBO VDD VSSODE2.2.4 T接线器的实际电路与应用如何实现SDI3TS5SDO1TS20 给0#控制寄存器（A5=0，A4A0=00000）写入8位控制信息“00011001”（即D7D0=00011001）。其中，D7=0表示非分离方式，D6=0表示交换方式，D4D3=11表示指向接续存储器高3位，D2D1D0=001表示输出码流号“1”（SDO1），D5备用。MT8980串/并转换器数据存储器器并/串转换器控制接口控制寄存器接续存储器输出复

20、用帧计数器SDO0SDO1SDO2SDO3SDO4SDO5SDO6SDO7SDI0SDI1SDI2SDI3SDI4SDI5SDI6SDI7CP FSDSCSR/WDTAA5-A0D7-D0CBO VDD VSSODE2.2.4 T接线器的实际电路与应用如何实现SDI3TS5SDO1TS20 给接续存储器20#信道（A5=1，A4A0=10100，对应于输出时隙号20）所对应的存储单元写入高3位控制信息“00000001”。其中，D7D6D5D4D3备用，D2=0表示交换方式，D1=0表示从CBO输出内容为“0”，D0=1表示当ODE=1、控制寄存器D6=0时允许将数据存储器中的数据输出到相应码

21、流和时隙中。T型时分接线器要点：1、完成同一时分复用线中不同时隙的信息交换2、SM的内容是PCM话音信息（8位）3、SM的单元数取决于HW线的时隙数4、CM单元数与SM单元数相同5、CM单元内容位数取决于入线或出线的时隙数 位数=log2NT接线器的工作原理SM：读出控制方式 在定时脉冲控制下顺序写入话音信息；在CM控制下，将CM内容作为SM的读出地 址，读出SM相应单元的话音信息。SM：写入控制方式 在CM控制下，将CM内容作为SM的写入地 址，把话音信息写入到SM相应单元中；在定时脉冲控制下顺序读出话音信息。CM：在中央处理机控制下写入；在定时脉冲控制下读出。2.3 S型时分接线器2.3.

22、1 S接线器的基本组成由mn交叉矩阵和控制存储器（CM）组成。在某一时隙内，将一根入线与某根出线接通，实 现空间交换。CM与T接线器的CM结构基本相同。交叉接点Kij的接通或断开由CM控制下完成2.3.2 S型接线器的工作原理aaHW0HW1HW7TS2TS2HW0/HW1/HW7/CM0CM1CM7012310输出控制方式 CM按出线进行配置，即每个CM对应一条出线。aaHW0HW1HW7TS2TS2HW0/HW1/HW7/CM0CM1CM7012310输出控制方式 CM的内容用于指定本出线与哪一条入线接通。CM单元数等于HW时隙数。CM的 i 单元内容为 j，表示在 i 时隙内要将入线 j

23、与本出线接通。2.3.2 S型接线器的工作原理HW0HW1HW7HW0/HW1/HW7/01231aTS2aTS2CM0CM1CM77输入控制方式 CM按入线进行配置，即每个CM对应一条入线。2.3.2 S型接线器的工作原理HW0HW1HW7HW0/HW1/HW7/01231aTS2aTS2CM0CM1CM77输入控制方式 CM的内容用于指定本入线与哪一条出线接通。CM单元数等于HW时隙数。CM的 i 单元内容为 j，表示在 i 时隙内要将出线 j与本入线接通。2.3.2 S型接线器的工作原理S型时分接线器要点：1、控制存储器的数量取决于入线或出线的数量2、控制存储器的单元数取决于HW线的时隙

24、数3、控制存储器单元内容位数取决于入线或出线 的数量2.4 多级时分交换网络2.4.1 T-S-T型时分交换网络基本组成：由输入级T接线器（TA）、输出级T接线器（TB）和中间S接线器组成。控制方式读写方式：TA读出控制、TB写入控制、S输出控制。写读方式：TA写入控制、TB读出控制、S输出控制。一、读-写方式的TST网络 TS316162424255255240240aabba255S/PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b HW0HW7P/STS31 HW120HW127（16）（16）aaTS2

25、55TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130 ITS2CMS0CMS15CMB15 CMA15CMA0CMB022130130S输出控制写入控制读出控制15出0入15入0出25515255 255bb255SMB0 TS316162424255255240240aabba255S/PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b HW0HW7P/STS31 HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130

26、255ITS2ITS130ITS130 ITS2CMS0CMS15CMB15 CMA15CMA0CMB022130130S输出控制写入控制读出控制15出0入15入0出25515255 255bb255SMB0要实现HWiTSj与HWmTSn的交换，必须经过中间时隙ITS要实现双向通信，ITS必须成对出现有两种方法：奇偶关系、相差半帧1、中间时隙的选择 TS316162424255255240240aabba255S/PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b HW0HW7P/STS31 HW120HW12

27、7（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130 ITS2CMS0CMS15CMB15 CMA15CMA0CMB022130130S输出控制写入控制读出控制15出0入15入0出25515255 255bb255SMB0HW0TS3经复用后变为TS24=38+0 HW127TS31经复用后变为TS255=318+7AB方向：选取中间时隙ITS2CMA0的2#单元内容为“24”CMS15的2#单元内容为“0”CMB15的2#单元内容为“255”2、工作原理 TS316162424255255240240aabba255S/

28、PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15RR0WWbTS3b HW0HW7P/STS31 HW120HW127（16）（16）aaTS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130 ITS2CMS0CMS15CMB15 CMA15CMA0CMB022130130S输出控制写入控制读出控制15出0入15入0出25515255 255bb255SMB0BA方向：反相法：选取中间时隙ITS130CMA15的130#单元内容为“255”CMS0的130#单元内容为“15”CMB0

29、的130#单元内容为“24”2、工作原理一、写-读方式的TST网络 TS316161302130 2201300aabba255S/PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15WW0RRbTS3b HW0HW7P/STS31 HW120HW127（16）（16）aa TS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15 CMA15CMA0CMB02552425524S输出控制读出控制写入控制15出0入15入0出25515255 255bb25

30、5SMB01302 TS316161302130 2201300aabba255S/PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15WW0RRbTS3b HW0HW7P/STS31 HW120HW127（16）（16）aa TS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15 CMA15CMA0CMB02552425524S输出控制读出控制写入控制15出0入15入0出25515255 255bb255SMB01302选取中间时隙ITS2CMA0的

31、24#单元内容为“2”CMS15的2#单元内容为“0”CMB15的255#单元内容为“2”1、AB方向 TS316161302130 2201300aabba255S/PP/S HW0HW7aS/P HW120HW1270TS31TS24TS255SMA0TA0SMA15TA15WW0RRbTS3b HW0HW7P/STS31 HW120HW127（16）（16）aa TS255TS24TB0SMB15TB15aabb0002130255ITS2ITS130ITS130ITS2CMS0CMS15CMB15 CMA15CMA0CMB02552425524S输出控制读出控制写入控制15出0入15入

32、0出25515255 255bb255SMB01302反相法：选取中间时隙ITS130CMA15的255#单元内容为“130”CMS0的130#单元内容为“15”CMB0的24#单元内容为“130”2、BA方向三、TST网络的分析1、输入级T与输出级T的安排话音信息存储单元 读-写方式：话音信息只能顺序写入到输入时隙号 一致的SMA单元中，仅一种选择。写-读方式：话音信息可以写入到由CPU任意指定 的SMA单元中，有多种选择。内部链路测试 读-写方式：内部链路由CPU控制，有多种选择。写-读方式：内部链路与用户的输入时隙号一致，仅一种选择。结论：写-读方式可靠性高，测试维护方便。三、TST网络

33、的分析2、控制存储器的合用（1）读-写方式下的合用CMA0的2#单元中存入“24”CMB0的130#单元中存入“24”CMA0在选用2#单元时，就不会再选用130#单元 或者在选用130#单元时，就不会再选用2#单元因此，CMA0与CMB0可以进行合用同样，CMAi 与CMBi也可以进行合用合用方法：在相差半帧的CM两个单元中，存入相同的话音信息存放地址，该地址等于话音信息的输入线时隙号。三、TST网络的分析（2）写-读方式下的合用CMA0与CMB0占用的单元地址相同，只是保存的内容（SM的地址）相差半帧。可以合用CM。合用方法：只需在CM内容取出作为SM地址码进行操作时，将其中一侧（如输出侧

34、）的A7地址线取“非”就可以解决合用问题。三、TST网络的分析2.4.2 S-T-S型时分交换网络基本组成：由输入级S接线器、输出级S接线器、中间T接线器组成。控制方式 输入级S接线器（S入级）：出线控制 输出级S接线器（S出级）：入线控制 中间级T接线器：读出控制S/P(0)S/P(15)P/S(0)P/S(15)a b a b a b a b TS1 TS8 TS255 TS31 b a b a TS255 TS8 TS8 TS255 TS8 TS255 TS1 TS318 0255 15 8 0255 15 8 255 8 a 255 b255 8 CMS入0 CMS出0 CM0 15入

35、 0入 15出 15入 15出 255 255 0 0 0 0 0 CM15 SM0 SM15 0入 0出S入S出 HW0HW127 HW7 HW120 HW0HW127 HW7 HW1202.4.2 S-T-S型时分交换网络HW0TS1 HW127TS31出线控制 读出控制入线控制2.4.2 S-T-S型时分交换网络S/P(0)S/P(15)P/S(0)P/S(15)a b a b a b a b TS1 TS8 TS255 TS31 b a b a TS255 TS8 TS8 TS255 TS8 TS255 TS1 TS318 0255 15 8 0255 15 8 255 8 a 255

36、 b255 8 CMS入0 CMS出0 CM0 15入 0入 15出 15入 15出 255 255 0 0 0 0 0 CM15 SM0 SM15 0入 0出S入S出 HW0HW127 HW7 HW120 HW0HW127 HW7 HW120由于CMS入0与CMS出0的内容完全相同，所以也可以合用。HW127TS31 HW0TS1出线控制 读出控制入线控制2.5 阻塞的概念与计算2.5.1 阻塞的概念 阻塞是指主叫向被叫发出呼叫时，被叫虽然空闲，但由于网络内部链路不通，而使呼叫损失的情况（内部阻塞）。TST网络：一条通路的建立，必须是S接线器的控制存储器和两侧T接线器的控制存储器都有相同地址

37、的空闲单元才能接通，否则就出现阻塞。2.5.2 阻塞概率的计算以TST网络为例，若每条线占用概率为Y 空闲概率为1-Y主被叫所占用两条通路同时空闲的概率为（1-Y）2；主被叫所占用两条通路不同时空闲的概率为1-（1-Y）2；两条通路处于同一个T内时，阻塞概率=1-（1-Y）2128两条通路处于不同T内时，阻塞概率=1-（1-Y）2256总阻塞概率为：P=1-（1-Y）2128+15 1-（1-Y）225616 若Y=0.6Erl，则 P=1.27 10-11 Y=0.8Erl，则 P=3.6 10-4若Y=0.4Erl，链路数为512，则：P=1-（1-Y）2256+15 1-（1-Y）251216=1.5110-51，可认为是无阻塞网络