第5章 存储器原理与接口.ppt

《第5章 存储器原理与接口.ppt》由会员分享，可在线阅读，更多相关《第5章 存储器原理与接口.ppt（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第5章 存储器原理与接口n存储器分类n多层存储结构概念 n主存储器及存储控制 n 8086系统的存储器组织 n现代内存芯片技术 1一、存储器分类 按构成存储器的器件和存储介质分类 半导体存储器 磁盘和磁带等磁表面存储器 光电存储器 2按存取方式分类 随机存储器RAM(Random Access Memory)只读存储器ROM（Read-Only Memory）串行访问存储器(Serial Access Storage)3按在计算机中的作用分类 主存储器(内存)辅助存储器(外存)高速缓冲存储器 4二、半导体存储器的分类二、半导体存储器的分类1、随机存取存储器RAM a.静态RAM b.动态RAM

2、52、只读存储器ROMa.掩膜式ROM b.可编程的PROM c.可用紫外线擦除、可编程的EPROM d.可用电擦除、可编程的E2PROM等 6RAM静态RAM（SRAM）动态RAM（DRAM）ROM掩膜型ROM可编程ROM（PROM）可擦除可编程ROM（EPROM）可电擦除可编程ROM（E2PROM)7 三、多层存储结构概念 1、核心是解决容量、速度、价格间的矛盾，建立起多层存储结构。一个金字塔结构的多层存储体系充分体现出容量和速度关系892、多层存储结构 寄存器 Cache(高速缓存)内存 磁盘 磁道、光盘10 Cache主存层次：解决CPU与主存的速度上的差距；主存辅存层次：解决存储的大

3、容量要求和低成本之间的矛盾。11四、主存储器及存储控制 1、主存储器的主要技术指标n存储容量n存取速度n可靠性n功耗 12（1）容量存储容量 存储器可以容纳的二进制信息量称为存储容量（寻址空间，由CPU的地址线决定）实际存储容量：在计算机系统中具体配置了多少内存。13（2）存取速度 存取时间是指从启动一次存储器操作到完成该操作所经历的时间，又称为读写周期。14（3）可靠性 可靠性是用平均故障间隔时间来衡量（MTBF,Mean Time Between Failures）（4）功耗 功耗通常是指每个存储元消耗功率的大小 152、主存储器的基本组成 MOS型器件构成的RAM，分为静态和动态RAM两

4、种，静态RAM通常有6管构成的触发器作为基本存储电路静态存储单元，动态RAM通常用单管组成基本存储电路。16（1）静态存储单元静态存储单元 17（2）动态存储单元）动态存储单元 18（3 3）、地址译码器）、地址译码器 控制逻辑电路 数据缓冲器 存储体 1920地址译码器：接收来自CPU的n位地址，经译码后产生2n个地址选择信号，实现对片内存储单元的选址。控制逻辑电路：接收片选信号CS及来自CPU的读/写控制信号，形成芯片内部控制信号，控制数据的读出和写入。21数据缓冲器：寄存来自CPU的写入数据或从存储体内读出的数据。存储体：是存储芯片的主体，由基本存储元按照一定的排列规律构成。22 五、8

5、086系统的存储器组织 1、存储器接口应考虑的几个问题n存储器与CPU之间的时序配合;nCPU总线负载能力;n存储芯片的选用.232、存储器地址译码方法（1）片选控制的译码方法 常用的片选控制译码方法有线选法、全译码法、部分译码法和混合译码法等。24（2）译码芯片 常用的译码芯片是74LS138译码器，功能是38译码器，有三个“选择输入端”C、B、A和三个“使能输入端”G1、G2A#，G2B#以及8个输出端 Y7#Y0#25 译码芯片 74LS13826输 入输 出使 能选 择G1G2A#G2B#CBAY7#Y6#Y5#Y4#Y3#Y2#Y1#Y0#1000001111111010000111

6、111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111其 它XXX1111111174LS138功能表 273、CPU 提供的信号线 数据线 D15D0 地址线 A19A0存储器或I/O端口访问信号M/IO#RD#读信号 WR#写信号 BHE#总线高字节有效信号28 4、8086系统的存储器接口设计基本技术 存储器地址译码电路的设计一般遵循如下步骤：（1）根据系统中实际存储器容量，确定存储器 在整个寻址空间中的位置；（2）根据所选用存储芯片的容量，画出地址 分配图或列出

7、地址分配表；29（3）根据地址分配图确定译码方法；（4）选用合适器件，画出译码电路图。30 例 51 ROM 扩展电路（P142）例 52 RAM 扩展电路（P144）31六、现代内存芯片技术 1、静态RAM 同步同步SRAM 在统一时钟的控制下同步操作，一般支持突发操作 FIFO 先进先出 Multi-SRAM 具有多数据端口 非挥发 SRAM(NV SRAM)静态加后备电源 类SRAM 用动态RAM，内部加刷新电路322、动态RAM FPM DRAM 快速操作时维持地址不变，由连续的CAS#信号对不同的列地址进行操作；EDO DRAM 省略了用于行地址建立和保持的时间以及行、列地址复合时间

8、，以提高访问速度；SDRAM 针对存储器访问的所有操作（地址译码、数据的读出或写入等）均在统一时钟的控制下同步进行；33RDRAM（突发存取的高速动态随机存储器）采用Rambus信号标准，允许多个设备同时以高速的带宽随机寻址存储器，进行高速数据传输。34DRAM内存条内存条的种类的种类SIMMSingle Inline Memory Module单列直插式内存模块72线：32位数据、12位行列公用地址、RAS#、CAS#等在Pentium微型机中必须成对使用35DIMMDual Inline Memory Module双列直插式内存模块168线：64位数据、14位行列公用地址、RAS#、CAS#等可单数使用36