实验成绩计算机组织与体系结构实验报告.docx

《实验成绩计算机组织与体系结构实验报告.docx》由会员分享，可在线阅读，更多相关《实验成绩计算机组织与体系结构实验报告.docx（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实验成绩:教 师:计算机组织与体系结构实验报告姓%班号：学号：哈尔滨工业大学计算学部2021年9月 各功能模块结构设计框图及功能描述 各模块输入输出接口信号定义（以表格形式给出，表格内容包括信号名称、位数、方向、来源/去向和信号意义）模块名称及功能：信号名位数方向来源/去向音义模块名称及功能:信号名位数方向来源/去向音义模块名称及功能:信号名位数方向来源/去向音义模块名称及功能:信号名位数方向来源/去向音义模块名称及功能:信号名位数方向来源/去向音义模块名称及功能:信号名位数方向来源/去向音义以上表格不够可加页四、实验设计及测试（如空白不够，可自行加页）用Verilog语言实现处理器设计要求采

2、用结构化设计方法，用Verilog语言实现处理器的设计。设计包括： 各模块的详细设计（包括各模块功能详述，设计方法，Verilog语言实现等）各模块的功能测试（每个模块作为一个部分，包括测试方案、测试过程和测 试波形等） 系统的详细设计（包括系统功能详述，设计方法，Verilog语言实现等）系统的功能测试（包括系统整体功能的测试方案、测试过程和测试波形等）五、测试结果及实验分析1.处理器仿真测试波形(整体)2. FPGA编程下载、(1)编写处理器功能测试程序，包括助记符和二进制代码。六、实验总结实验三流水线处理器预习成绩实验成绩报告成绩总成绩教师签字一、实验目的1 .掌握Xilinx ISE集

3、成开发环境和ModelSim仿真工具的使用方法2 .掌握Verilog语言3 .掌握FPGA编程方法及硬件调试手段4 .深刻理解流水线处理器结构和数据冲突解决技术的工作原理二、实验环境（实验设备、开发环境）三、设计思想（实验预习）（如空白不够，可自行加页）1 .五段流水线的寄存器文件描述IF/ID 段寄存器名位数方向来源/去向音义ID/EX 段寄存器名位数方向来源/去向音义EX/MEM 段寄存器名位数方向来源/去向音义MEM/WB 段寄存器名位数方向来源/去向音义2 .给出定向控制的设计方案，设计方案要求包括:比较和定向操作包含定向 源的流水 线寄存器定向源相 应指令的 操作码包含定向目 标的

4、流水线 寄存器定向目标相应指 令的操作码定向的目标比较操作 （如果相 等就定向）U!流水线增设的定向路径定向控制设计框图及功能描述、测试结果及实验分析1 .流水线处理器 处理器仿真测试波形（整体）FPGA编程下载 编写处理器功能测试程序，包括助记符和二进制代码。2 .暂停和定向控制利用暂停解决数据冲突利用定向控制解决数据冲突六、实验总结实验四Cache的补全预习成绩实验成绩报告成绩总成绩教师签字一、实验目的1 .掌握Xilinx ISE集成开发环境和ModelSim仿真工具的使用方法2 .掌握Verilog语言3 .掌握FPGA编程方法及硬件调试手段4 .深刻理解Cache存储器的映像规则、查

5、找方法和替换算法二、实验环境（实验设备、开发环境）三、设计思想（实验预习）（如空白不够，可自行加页）1.写出给定的指令Cache的结构，并说明它是如何实现二路组相联的四、代码补全写出补全完成的三处的Verilog代码:五、测试结果及实验分析测试结果：自动化测试是否通过不通过的Miss rate实验分析：1 .请结合补全后的Cache自动机代码，简要说明Cache在hit和miss时都是如何进行工 作的。2 .请简要说明二路组相联的LRU算法是如何实现的，并给出四路组相联LRU算法的实 现策略。实验要求1 .实验必须提前预习，不预习不允许参加实验。2 .实验内容按时完成，教师在课上根据完成情况给

6、出成绩。3 .实验不得缺席，否则将不参加最终成绩的评定；任何一个实验题目不能完成也不 参加最终成绩的评定。4 .实验环节考核不通过者，不得参加考试，也不参加最终成绩的评定。5 .实验如果不能在指定时间完成，需降低评分，但要求必须完成。6 .可根据设计的创新情况作适当加分处理。7 .按时完成实验报告，在每个实验结束后一周内完成实验报告。实验报告撰写规范1 .实验方案部分包括系统设计要求、系统概述、技术方案、关键技术和进度安 排等内容。2 .实验设计部分包括结构设计（含系统框图和各部件功能概述）、系统工作原理 描述（工作过程简述）、外接口定义（管脚定义及功能）、系统详细设计（各 部件功能详述，设计

7、方法，Verilog程序等）、系统测试（测试方案，测试波形 等）等内容。3 .实验测试部分包括测试准备条件、系统功能概述、系统功能测试（每项功能 作为一个部分，要包括功能描述、测试过程和期望的测试结果）。实验项目表序号实验项目学时实验要求实验类别每组人数1ALU （算术逻辑单元）设计3必修设计12给定指令系统的处理器设计12必修设计13流水线处理器设计6必修设计34Cache的补全3必修设计1六、实验总结实验一 ALU （算术逻辑单元）设计预习成绩实验成绩报告成绩总成绩教师签字一、实验目的1 .掌握Xilinx ISE集成开发环境2 .掌握Verilog语言基本知识二、实验预习1.写出ALU

8、（算术逻辑单元）的16种运算的编码三、实验环境（实验设备、开发环境）（预习）四、实验设计写出带有详细注释的Verilog实现代码:五、测试结果及实验分析测试波形与测试结果： A 1111111111ia1iIBIiiiIiiiIIiaIiiIaIiICin111111111L - r 一一 L 一一 一一 一一！ 一一 r L - r 一 一 L 一一1a1i11iIi1一1一一一一,一一十一一.一 7 一一1一一一一1aIiI一一一一一一CardOOOOQOOQQOOOOooo1|I|B|I|I一 一：十 :一一T 二一T 3 一一 一一Cout ( :;j. ; a ，一T J 一一 T一

9、一 1:1F1aB|I_j1|1|111111111 ZeroIaiiI1!：!：1；11运算功能A(H)B(H)Cin操作码 （五位）F(H)ZeroF=A 加 BF=A 加 B 加 CinF=A 减 BF=A 减 B 减 CinF=B 减 AF=B减A减F二AF二BF=/AF=/BF=A+BF=ABF=AOBF二A BF=/(AB)F=0实验结果分析:六、实验总结实验二给定指令系统的处理器设计预习成绩实验成绩报告成绩总成绩教师签字一、实验目的.掌握Xilinx ISE集成开发环境和ModelSim仿真工具的使用方法1 .掌握VERILOG语言.掌握FPGA编程方法及硬件调试手段2 .深刻理解处理器结构和计算机系统的整体工作原理二、实验环境（实验设备、开发环境）三、设计思想（实验预习）（如空白不够，可自行加页）1. CPU接口信号定义，填写下表信号名位数方向来源/去向音义1.给出处理器的设计方案，设计方案要求包括:指令格式设计处理器结构设计框图及功能描述