2023年电气工程极其自动化面试题大全.pdf
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《2023年电气工程极其自动化面试题大全.pdf》由会员分享,可在线阅读,更多相关《2023年电气工程极其自动化面试题大全.pdf(27页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、模 拟 电 路 1、基 尔 霍 夫 定 理 的 内 容 是 什 么?(仕 兰 微 电 子)基 尔 霍 夫 电 流 定 律 是 一 个 电 荷 守 恒 定 律,即 在 一 个 电 路 中 流 入 一 个 节 点 的 电 荷 与 流 出 同 一 个 节 点 的 电 荷 相 等.基 尔 霍 夫 电 压 定 律 是 一 个 能 量 守 恒 定 律,即 在 一 个 回 路 中 回 路 电 压 之 和 为 零.2、平 板 电 容 公 式(C fS A kkd)。(未 知)3、最 基 本 的 如 三 极 管 曲 线 特 性。(未 知)4、描 述 反 馈 电 路 的 概 念,列 举 他 们 的 应 用。(仕
2、兰 微 电 子)5、负 反 馈 种 类(电 压 并 联 反 馈,电 流 串 联 反 馈,电 压 串 联 反 馈 和 电 流 并 联 反 馈);负 反 馈 的 优 点(减 少 放 大 器 的 增 益 灵 敏 度,改 变 输 入 电 阻 和 输 出 电 阻,改 善 放 大 器 的 线 性 和 非 线 性 失 真,有 效 地 扩 展 放 大 器 的 通 频 带,自 动 调 节 作 用)(未 知)6、放 大 电 路 的 频 率 补 偿 的 目 的 是 什 么,有 哪 些 方 法?(仕 兰 微 电 子)7、频 率 响 应,如:怎 么 才 算 是 稳 定 的,如 何 改 变 频 响 曲 线 的 几 个 方
3、 法。(未 知)8、给 出 一 个 查 分 运 放,如 何 相 位 补 偿,并 画 补 偿 后 的 波 特 图。(凹 凸)9、基 本 放 大 电 路 种 类(电 压 放 大 器,电 流 放 大 器,互 导 放 大 器 和 互 阻 放 大 器),优 缺 点,特 别 是 广 泛 采 用 差 分 结 构 的 因 素。(未 知)10、给 出 一 差 分 电 路,告 诉 其 输 出 电 压 Y+和 丫-,求 共 模 分 量 和 差 模 分 量。(未 知)11、画 差 放 的 两 个 输 入 管。(凹 凸)12、画 出 由 运 放 构 成 加 法、减 法、微 分、积 分 运 算 的 电 路 原 理 图。并
4、 画 出 一 个 晶 体 管 级 的 运 放 电 路。(仕 兰 微 电 子)13、用 运 算 放 大 器 组 成 一 个 10倍 的 放 大 器。(未 知)14、给 出 一 个 简 朴 电 路,让 你 分 析 输 出 电 压 的 特 性(就 是 个 积 分 电 路),并 求 输 出 端 某 点 的 rise/fall时 间。(Infineon笔 试 试 题)15、电 阻 R 和 电 容 C 串 联,输 入 电 压 为 R 和 C 之 间 的 电 压,输 出 电 压 分 别 为 C 上 电 压 和 R 上 电 压,规 定 制 这 两 种 电 路 输 入 电 压 的 频 谱,判 断 这 两 种 电
5、 路 何 为 高 通 滤 波 器,何 为 低 通 滤 波 器。当 R C period-setup?hold16、时 钟 周 期 为 T,触 发 器 D I的 建 立 时 间 最 大 为 T lm a x,最 小 为 Tim in。组 合 逻 辑 电 路 最 大 延 迟 为 T2max,最 小 为 T2min。问,触 发 器 D2的 建 立 时 间 T3和 保 持 时 间 应 满 足 什 么 条 件.(华 为)17、给 出 某 个 一 般 时 序 电 路 的 图,有 Tsetup,Tdelay,Tck-q淌 有 clock的 delay,写 出 决 定 最 大 时 钟 的 因 素,同 时 给
6、出 表 达 式。(威 盛 VIA2023.11.06上 海 笔 试 试 题)18、说 说 静 态、动 态 时 序 模 拟 的 优 缺 陷。(威 盛 VIA2023.11.06上 海 笔 试 试 题)19、一 个 四 级 的 Mux,其 中 第 二 级 信 号 为 关 键 信 号 如 何 改 善 timingo(威 盛 VIA2023.11.06上 海 笔 试 试 题)20、给 出 一 个 门 级 的 图,又 给 了 各 个 门 的 传 输 延 时,问 关 键 途 径 是 什 么,还问 给 出 输 入,使 得 输 出 依 赖 于 关 键 途 径。(未 知)21、逻 辑 方 面 数 字 电 路 的
7、 卡 诺 图 化 简,时 序(同 步 异 步 差 异),触 发 器 有 几 种(区 别,优 点),全 加 器 等 等。(未 知)22、卡 诺 图 写 出 逻 辑 表 达 使。(威 盛 VIA2023.11.0 6 上 海 笔 试 试 题)23、化 简 F(A,B,C,D)=m(l,3,4,5,10,ll,12,13,14,15)的 和。(威 盛)24 please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve(Vout-Vin)And
8、 also explain the operationregion of PMOS and NMOS for each segment of the transfer c u r v e?(威 盛 笔 试 题 circuit design-beijing-03.11.09)25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为 什 么 一 个 标 准 的 倒 相 器 中 P 管
9、的 宽 长 比 要 比 N 管 的 宽 长 比 大?(仕 兰 微 电 子)27、用 m os管 搭 出 一 个 二 输 入 与 非 门。(扬 智 电 子 笔 试)28、please draw the transistor level schematic of a emos 2 i n p u t ANDgate and explain which i n p u t has faster response for output risingedge.(less delay time)。(威 盛 笔 试 题 circuit design-beijing-03.11.09)29、画 出 NOT,N
10、AND,NOR的 符 号,真 值 表,尚 有 transistor le v e l的 电 路。(Infineon 笔 试)30、画 出 CMOS 的 图,画 出 tow-to-one mux gate。(威 盛 VIA 2023.11.06 上 海 笔 试 试 题)31、用 一 个 二 选 一 m ux和 一 个 in v实 现 异 或。(飞 利 浦 一 大 唐 笔 试)32、画 出 Y=A*B+C的 em os电 路 图。(科 广 试 题)33、用 逻 辑 们 和 em os电 路 实 现 ab+cd。(飞 利 浦 一 大 唐 笔 试)34、画 出 CM O S电 路 的 晶 体 管 级
11、电 路 图,实 现 Y=A*B+C(D+E)。(仕 兰 微 电 子)35、运 用 4选 1 实 现 F(x,y,z)=xz+yz,。(未 知)36、给 一 个 表 达 式 f=xxxx+xxxx+xxxxx+xxxx用 最 少 数 量 的 与 非 门 实 现(事 实 上 就 是 化 简).37、给 出 一 个 简 朴 的 由 多 个 NOT,NAND,NOR组 成 的 原 理 图,根 据 输 入 波 形 画 出 各 点 波 形。(Infineon笔 试)38、为 了 实 现 逻 辑(A X O R B)OR(C AND D),请 选 用 以 下 逻 辑 中 的 一 种,并 说 明 为 什 么?
12、1)IN V 2)AND 3)OR 4)NAND5)NOR 6)XOR 答 案:NAND(未 知)39、用 与 非 门 等 设 计 全 加 法 器。(华 为)40、给 出 两 个 门 电 路 让 你 分 析 异 同。(华 为)41、用 简 朴 电 路 实 现,当 A 为 输 入 时,输 出 B 波 形 为(仕 兰 微 电 子)42、A,B,C,D,E进 行 投 票,多 数 服 从 少 数,输 出 是 F(也 就 是 假 如 A,B,C,D,E中 1的 个 数 比 0多,那 么 F 输 出 为 1,否 则 F 为 0),用 与 非 门 实 现,输 入 数 目 没 有 限 制。(未 知)43、用
13、波 形 表 达 D 触 发 器 的 功 能。(扬 智 电 子 笔 试)44、用 传 输 门 和 倒 向 器 搭 一 个 边 沿 触 发 器。(扬 智 电 子 笔 试)45、用 逻 辑 们 画 出 D 触 发 器。(威 盛 VIA2023.11.06上 海 笔 试 试 题)46、画 出 D F F的 结 构 图,用 verilog实 现 之。(威 盛)47、画 出 一 种 CM OS的 D 锁 存 器 的 电 路 图 和 版 图。(未 知)48、D 触 发 器 和 D 锁 存 器 的 区 别。(新 太 硬 件 面 试)49、简 述 latch和 filp-flop的 异 同。(未 知)50、LA
14、TCH和 D F F的 概 念 和 区 别。(未 知)51 latch与 register的 区 别,为 什 么 现 在 多 用 register.行 为 级 描 述 中 latch如 何 产 生 的.(南 山 之 桥)52、用 D 触 发 器 做 个 二 分 颦 的 电 路.又 问 什 么 是 状 态 图。(华 为)53、请 画 出 用 D 触 发 器 实 现 2倍 分 频 的 逻 辑 电 路?(汉 王 笔 试)54、如 何 用 D 触 发 器、与 或 非 门 组 成 二 分 频 电 路?(东 信 笔 试)55、How many flip-flop circuits are needed t
15、o divide by 16?(Intel)16分 频?56、用 filp-flop 和 logic-gate 设 id 个 1 位 加 法 器,输 入 carryin 和 current-stage,输 出 carryout 和 n e x t-sta g e.(未 知)57、用 D 触 发 器 做 个 4进 制 的 计 数。(华 为)58、实 现 N 位 Johnson Counter,N=5。(南 山 之 桥)59、用 你 熟 悉 的 设 计 方 式 设 计 一 个 可 预 置 初 值 的 7进 制 循 环 计 数 器,15进 制 的 呢?(仕 兰 微 电 子)60、数 字 电 路 设
16、计 当 然 必 问 Verilog/VHDL,如 设 计 计 数 器。(未 知)61、BLOCKING NONBLOCKING 赋 值 的 区 别。(南 山 之 桥)62、写 异 步 D 触 发 器 的 verilog module。(扬 智 电 子 笔 试)module dff8(clk,reset,d,q);i n p u t elk;i n p u t reset;i n p u t 7:0 d;output 7:0 q;reg 7:0 q;always(posedge elk or posedge reset)if(reset)q=0;elseq=d;endmodule63、用 D 触
17、 发 器 实 现 2倍 分 频 的 Verilog描 述?(汉 王 笔 试)module divide2(elk,clk_o,reset);i n p u t e lk,reset;output clk_o;wire in;reg o u t;always(posedge elk or posedge reset)if(reset)out=0;elseout=in;assign in=out;assign clk_o=out;endmodule64、可 编 程 逻 辑 器 件 在 现 代 电 子 设 计 中 越 来 越 重 要,请 问:a)你 所 知 道 的可 编 程 逻 辑 器 件 有 哪
18、些?b)试 用 VHDL或 VERILOG、ABLE描 述 8位 D 触 发 器 逻 辑。(汉 王 笔 试)PAL,PLD,CPLD,FPGAomodule dff8(clk,reset,d,q);i n p u t elk;i n p u t reset;i n p u t d;output q;reg q;always(posedge elk or posedge reset)if(reset)q=0;elseq=d;endmodule65、请 用 HD L描 述 四 位 的 全 加 法 器、5分 频 电 路。(仕 兰 微 电 子)66、用 VERILOG或 VHDL写 一 段 代 码,实
19、 现 10进 制 计 数 器。(未 知)67、用 VERILOG或 VHDL写 一 段 代 码,实 现 消 除 一 个 glitch。(未 知)68、一 个 状 态 机 的 题 目 用 verilog实 现(但 是 这 个 状 态 机 画 的 实 在 比 较 差,很 容 易 误 解 的)。(威 盛 VIA 2023.11.0 6 上 海 笔 试 试 题)69、描 述 一 个 交 通 信 号 灯 的 设 计。(仕 兰 微 电 子)70、画 状 态 机,接 受 1,2,5分 钱 的 卖 报 机,每 份 报 纸 5分 钱。(扬 智 电 子 笔试)71、设 计 一 个 自 动 售 货 机 系 统,卖
20、so d a水 的,只 能 投 进 三 种 硬 币,要 对 的 的 找 回 钱 数。(1)画 出 fsm(有 限 状 态 机);(2)用 verilog编 程,语 法 要 符 合 fpga设 计 的 规 定。(未 知)72、设 计 一 个 自 动 饮 料 售 卖 机,饮 料 10分 钱,硬 币 有 5分 和 10分 两 种,并 考 虑 找 零:(1)画 出 fsm(有 限 状 态 机);(2)用 verilog编 程,语 法 要 符 合 fpga设 计 的 规 定;(3)设 计 工 程 中 可 使 用 的 工 具 及 设 计 大 体 过 程。(未 知)73、画 出 可 以 检 测 10010串
21、 的 状 态 图,并 verilog实 现 之。(威 盛)74、用 FSM实 现 101101的 序 列 检 测 模 块。(南 山 之 桥)a 为 输 入 端,b 为 输 出 端,假 如 a 连 续 输 入 为 11()1则 b 输 出 为 1,否 则 为 0。例 如 a:b:请 画 出 state machine;请 用 RTL 描 述 其 state machineo(未 知)75、用 verilog/vddl检 测 stream中 的 特 定 字 符 串(分 状 态 用 状 态 机 写)。(飞 利 浦 一 大 唐 笔 试)76、用 verilog/vhdl写 一 个 fifo控 制 器(
22、涉 及 空,满,半 满 信 号)。(飞 利 浦 一 大 唐 笔 试)77、现 有 一 用 户 需 要 一 种 集 成 电 路 产 品,规 定 该 产 品 可 以 实 现 如 下 功 能:y=ln x,其 中,x 为 4位 二 进 制 整 数 输 入 信 号。y 为 二 进 制 小 数 输 出,规 定 保 存 两 位 小 数。电 源 电 压 为 35V假 设 公 司 接 到 该 项 目 后,交 由 你 来 负 责 该 产 品 的 设 计,试 讨 论 该 产 品 的 设 计 全 程。(仕 兰 微 电 子)78 sram,falsh m em o ry,及 dram的 区 别?(新 太 硬 件 面
23、试)79、给 出 单 管 DRAM的 原 理 图(西 电 版 数 字 电 子 技 术 基 础 作 者 杨 颂 华、冯 毛 官 205页 图 9 14b),问 你 有 什 么 办 法 提 高 refresh t im e,总 共 有 5个 问 题,记 不 起 来 了。(减 少 温 度,增 大 电 容 存 储 容 量)(Infineon笔 试)80、Please draw schematic of a common SRAM cell with 6 transistors,point outwhich nodes can store data and which node is word line
24、 control?(威 盛 笔 试 题 circuit design-beijing-03.11.09)81、名 词:sram,ssram,sdram名 词 IRQ,BIOS,USB,VHDL,SDRIRQ:Interrupt ReQuestBIOS:Basic i n p u t Output SystemUSB:Universal Serial BusVHDL:VHIC Hardware Description LanguageSDR:Single Data Rate压 控 振 荡 器 的 英 文 缩 写(VCO)。动 态 随 机 存 储 器 的 英 文 缩 写(DRAM)。名 词 解 释
25、,无 聊 的 外 文 缩 写 罢 了,比 如 PCI、ECC、DDR.interrupt,pipelineIRQ,BIOS,USB,VHDL,VLSI VCO(压 控 振 荡 器)RAM(动 态 随 机 存 储 器),FIRIIRDFT(离 散 傅 立 叶 变 换)或 者 是 中 文 的,比 如:a.量 化 误 差 b.直 方 图 c.白 平 衡 IC设 计 基 础(流 程、工 艺、版 图、器 件)1、我 们 公 司 的 产 品 是 集 成 电 路,请 描 述 一 下 你 对 集 成 电 路 的 结 识,列 举 一些 与 集 成 电 路 相 关 的 内 容(如 讲 清 楚 模 拟、数 字、双
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2023 电气工程 极其 自动化 试题 大全
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内