2023年电大计算机组成原理期末考试试题及答案小抄.docx

《2023年电大计算机组成原理期末考试试题及答案小抄.docx》由会员分享，可在线阅读，更多相关《2023年电大计算机组成原理期末考试试题及答案小抄.docx（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电大计算机组成原理期末考试试题及答案小抄选择题1完整的计算机系统应包括 o DA.运算器、存储器和限制器B.外部设备和主机C.主机和好用程序D,配套的硬件设备和软件系统2、计算机系统中的存储器系统是指 o DA. RAM存储器B. ROM存储器C.主存储器D,主存储器和外存储器3、冯诺依曼机工作方式的基本特点是 o BA.多指令流单数据流B.按地址访问并依次执行指令C.堆栈操作D.存储器按内部选择地址4、下列说法中不正确的是 o DA.任何可以由软件实现的操作也可以由硬件来实现B.固件就功能而言类似于软件，而从形态来说又类似于硬件C.在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软

2、件级D.面对高级语言的机器是完全可以实现的5、在下列数中最小的数为 o CA. (101001)2 B. (52)8C. (101001)bcd D. (233) i66、在下列数中最大的数为 o BA. (10010101)2 B. (227) 8C. (143)5D. (96) 167、在机器中，的零的表示形式是唯一的。BA.原码B.补码C.反码D,原码和反码9、针对8位二进制数，下列说法中正确的是 o BA. -127的补码为10000000 B. - 127的反码等于0的移码BC. +1的移码等于-127的反码D. 0的补码等于- 1的反码9、一个8位二进制整数采纳补码表示，且由3个“

3、1”和5个“0”组成，则最小值为 o BA. - 127B. -32C. - 125D. - 310计算机系统中采纳补码运算的目的是为了 o CA.与手工运算方式保持一样B.提高运算速度C.简化计算机的设计D.提高运算的精度11、若某数x的真值为-0.1010,在计算机中该数表示为1.0110,则该数所用的编码方法是 码。BA.原B.补C.反D.移12、长度相同但格式不同的2种浮点数，假定前者阶段长、尾数短，后者阶段短、尾数长，其他规定均相同，则它 们可表示的数的范围和精度为 o BA.两者可表示的数的范围和精度相同B.前者可表示的数的范围大但精度低C.后者可表示的数的范围大且精度高D,前者可

4、表示的数的范围大且精度高13、某机字长32位，采纳定点小数表示，符号位为1位，尾数为31位，则可表示的最大正小数为,最小负 小数为 o DA. +(231- 1)B. - (1 - 2-32)C. +(1 - 2-31) %+1D. - (1 - 2-31) % - 114、运算器虽有很多部件组成，但核心部分是 o BA.数据总线B.算数逻辑运算单元C.多路开关D,通用寄存器15、在定点二进制运算器中，减法运算一般通过 来实现。D异步限制方式的各项操作不采纳统一的时序信号限制，而依据指令或部件的具体状况确定，须要多少时间，就占用多少时间。异步限制方式没有时间上的奢侈，因而提高了机器的效率，但是

5、限制比较困难。联合限制方式是同步限制和异步限制相结合34、指令和数据都存放在主存，如何识别从主存储器中取出的是指令还是数据？答：指令和数据都存放在主存，它们都以二进制代码形式出现，区分的方法为：（1）取指令或数据时所处的机器周期不同：取指周期取出的是指令；分析、取数或执行周期取出的是数据。（2）取指令或数据时地址的来源不同：指令地址来源于程序计算器；数据地址来源于地址形成部件。35、什么是微指令和微操作？微程序和机器指令有何关系？微程序和程序之间有何关系？答：微指令是限制计算机各部件完成某个基本微操作的吩咐。微操作是指计算机中最基本的、不行再分解的操 作。微指令和微操作是一一对应的，微指令是微

6、操作的限制信号，微操作是微指令的操作过程。微指令是若干个微 吩咐的集合。微程序是机器指令的实时说明器，每一条机器指令都对应一个微程序。微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，事实上是机器指令的实时说 明器，微程序是由计算机的设计者事先编制好并存放在限制存储器中的，一般不供应应用户；程序是由机器指令组 成的，由程序员事先编制好并存放在主存放器中。36、比较水平微指令和垂直微指令的优缺点。答：（1）水平型微指令并行操作实力强、效率高并且敏捷性强，而垂直型微指令则较差。（2）水平型微指令 执行一条指令的时间短，垂直型微指令执行时间长。3）由水平型微指令说明指令的微程序

7、，因而具有微指令字比 较长，但微程序短的特点，而垂直型微指令则正好相反。（4）水平型微指令用户难以驾驭，而垂直型微指令与指令相像，相对来说比较简洁。37、比较单总线、双总线和多总线结构的性能特点。答：在单总线结构中，要求连接到总线上的逻辑部件必需高速运行，以便在某些设备须要运用总线时，能快速 获得总线限制权；而当不再运用总线时，能快速放弃总线限制权。否则，由于一条总线由多种功能部件共用，可能 导致很大的时间延迟。在双总线结构中，存在2种总线：存储总线，用于CPU与主存储器的信息交换；I/O总线，用于外设与主机的 信息交换。在双总线结构的基础之上，为了使高速外设（如磁盘机）能高速度地与主存储器进

8、行数据交换，在高速外设与主 存储器之间可以增设干脆存储器访问（DMA： Direct Memory Access）方式的高速I/O总线（DMA总线），从而形成多总 线结构38、什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？答：时钟周期是系统工作的最小时间单位，它由计算机主频确定；总线周期指总线上两个设备进行一次信息传 输所须要的时间（如CPU对存储器或I/O端口进行一次读/写操作所需的时间）；指令周期指CPU执行一条指令所 须要的时间。三者之间的关系是：时钟周期是基本动作单位；一个总线周期通常由n个时钟周期组成；而一个指令周期中可 能包含有一个或几个总线周期，也可能一个总线周期都

9、没有，这取决于该指令的功能。39、说明总线结构对计算机系统性能的影响。答：主要影响有以下三方面：（1）最大存储容量单总线系统中，最大内存容量必需小于由计算机字长所确定的可能地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必需有特地的I/O指令系统单总线系统，访问内存和I/O运用相同指令（3）吞吐量总线数量越多，吞吐实力越大40、接口电路在系统结构中的作用是什么？答：外设接口（或叫作I/O接口）是主机和外设（限制器）之间的实体部件，是实现主机与外设之间信息交换所必 不行少的硬件支持。41、接口电路应具备哪些基本功能？答：接口电路应具有的基本的功能：（1）数据的

10、暂存与缓冲；（2）保存设备的工作状态；（3）信息交换方 式的限制；（4）通信联络限制；（5）外设的识别；（6）数据格式的变换限制。42、外部设备在系统中如何编址，如何与主机连接？答：通常依据与存储器地址的关系，有两种编址方式。（1）统一编址：指外设接口中的I/O寄存器和主存单元一样看待，将它们和主存单元组合在一起编排地址； 或者说，将主存的一部分地址空间用作I/O地址空间。这样就可以用访问主存的指令去访问外设的某个寄存器，因 而也就不须要特地的I/O指令，可以简化CPU的设计。（2）单独编址：为了更清晰地区分I/O操作和存储器操作，I/O地址通常与存储地址分开独立编址。这样，在 系统中就存在了

11、另一种与存储地址无关的I/O地址，CPU也必需具有专用于输入输出操作的I/O指令和限制逻辑。 43、什么是I/O组织方式？有哪几种I/O组织方式？各自的特点是什么？答：I/O组织是指计算机主机与外部设备之间的信息交换方式。计算机主机与外设之间的信息交换方式有5种: 程序查询式、中断式、DMA式、通道式、外围处理机方式。从系统结构的观点看，前两种方式是以CPU为中心的限制，都须要CPU执行程序来进行I/O数据传送，而DMA 式和通道式这两种方式是以主存贮器为中心的限制，数据可以在主存和外设之间干脆传送。对于最终一种方式，则 是用微型或小型计算机进行输入和输出限制。程序查询和程序中断方式适用于数据

12、传输率比较低的外设，而DMA、 通道和外围处理机运用于数据传输率比较高的外设。程序查询式限制简洁，但系统效率很低；中断式通过服务程序 完成数据交换，实现了主机与外设的并行性；DMA式通过硬件实现了数据传送，速度快，但只能限制同一类外设； 通道式采纳执行通道程序实现对不同类型设备的限制和管理，并行性进一步提高；外围处理机方式具有更大的敏捷 性和并行性。44、查询方式和中断方式的主要异同点是什么？答：两种方式都是以CPU为中心的限制方式，都须要CPU执行程序来进行I/O数据传送。程序查询式限制简洁, 但系统效率很低，无法实现并行操作；中断式通过服务程序完成数据交换，实现了主机与外设的并行性。 45

13、、什么是中断？中断技术给计算机系统带来了什么作用？答：中断是指这样一个过程：当计算机执行正常程序时，系统中出现某些异样状况或特别恳求，CPU暂停它正 在执行的程序，而转去处理所发生的事务；CPU处理完毕后，自动返回到原来被中断了的程序接着运行。中断的作 用：（1）主机与外部设备并行工作；（2）实现实时处理；（3）硬件故障处理；（4）实现多道程序和分时操作。 46、中断系统为什么要进行中断判优？何时进行中断判优？如何进行判优？答：（1）中断优先级有两个方面的含义：（A） 一是中断恳求与CPU现行程序优先级的问题；（B）另一含义 是各中断源之间，谁更迫切的问题。（2）方法：（A）软件；（B）硬件：

14、为了得到较高的效率，一般采纳硬件判 优方法。判优逻辑随着判优方案的不同可有不同的结构，其组成部分既可能在设备接口之中，也可能在CPU内部， 也可能这两部分都有。其作用是确定CPU的响应并且找出最高优先恳求者，假如确定接收这个恳求的话，就由CPU 发出中断响应信号INTAO （C）软硬件结合。中断判优发生在中断过程的其次步，中断恳求之后，中断响应之前。 47、外部设备有哪些主要功能？可以分为哪些大类？各类中有哪些典型设备？答：外部设备的主要功能有数据的输入、输出、 成批存储以及对信息的加工处理等。外部设备可以分为五大类: 输入输出设备、协助存储器、终端设备、过程限制设备和脱机设备。其典型设备有键

15、盘、打印机、磁盘、智能终端、 数/模转换器和键盘一软盘数据站等。48、磁表面存储器的特点有哪些？答：磁表面存储器有如下显著的特点：（1）存储密度高，记录容量大，每位价格低；（2）记录介质可以重复运用；（3）记录信息可长时间保存而不致丢失；（4）非破坏性读出，读出时不需再生信息；（5）存取速度较低，机械结构困难，对工作环境要求较严。三、分析与计算题1、设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？(2)定点原码小数表示时，最大正数是多少？最大负数是多少？答:(D定点原罩整数表示：最大正数：oin in in H1 11111111

16、1111数值二(231- 1) 10最大负数：0111111111111111111111111111数值二 - (231- 1) 10(2)定点原码小数表示：最大正数=(1 - 2)10最大负数二-(1 - 2干)102、现有1024X1的存储芯片，若用它组成容量为16Kx8的存储器。试求：(1)实现该存储器所需的芯片数量？(2)若将这些芯片分装在若干个块板上，每块板的容量为4KX8,该存储器所需的地址线总位数是多少？其 中几位用于选板？几位用于选片？几位用作片内地址？答：(1)需1024X1的芯片128片。(2)该存储器所需的地址线总位数是14位，其中2位用于选板，2位用于选片，10位用作

17、片内地址。3、设存储器容量为32位，字长64位，模块数m = 8,分别用依次方式和交叉方式进行组织。若存储周期T=200ns, 数据总线宽度为64位，总线传送周期为50ns,则依次存储器和交叉存储器带宽各是多少？答：依次存储器和交叉存储器连续读出m=8个字的信息总量都是：q = 64 位 X 8 =512 位依次存储器和交叉存储器连续读出8个字所需的时间分别是：t2 二 mT = 8 X 200ns =1600ns =16 X 10 -7(S)t1 = T + (m- 1) t =200ns + 7X50ns = 550ns = 5. 5 X 10-7(S)依次存储器带宽 W2 二 q/t2

18、= 512 / (16X10-7)= 32 X 10(位与)交叉存储器带宽 W1 二 q/t1 = 512/ (5.5X10-7)= 73 X 1(/(位与)4、CPU的地址总线16根(A15AO, A0是低位)，双向数据总线16根(D15D0),限制总线中与主存有关的信号 有!MREQ(允许访存，低电平有效)，R/!W(高电平读吩咐，低电平写吩咐)。主存地址空间安排如下：08191为 系统程序区，由EPROM芯片组成，从8192起一共32K地址空间为用户程序区，最终(最大地址)4K地址空间为 系统程序工作区。如图1所示。上述地址为十进制，按字编址。现有如下芯片。EPROM ： 8K义16位(

19、限制端仅有! CS), 16位义8位SRAM： 16Kxi 彳立，2KX81立，4Kxi6彳立，8Kxi6 彳立请从上述芯片中选择芯片设计该计算机的主存储器，画出主存逻辑框图。8191819232K (SRAM)4uyou20K (空)614294K (SRAM)6553508K (EPROM)图1地址安排状况答：主存地址分布及芯片连接图如图2所示。依据给定条件，选用EPROM 8Kxi6位 芯片1片,SRAM 8KX16 位芯片4片，4Kxi6位芯片1片，3:8译码器1片，与非门及反向器。Al2-Ao进行片内译码AAi3进行片外译码(8组)图2主存地址分布及芯片连接图5、某计算机指令字长16

20、位，地址码是6位，指令有无地址、一地址和二地址3种格式，设有N条二地址指令，无 地址指令M条，试问1地址指令最多有多少条？解：设1地址指令有X条(2-N) *26-X) *26=M得：X二(2-N) *2-M*2-66、假设某计算机指令长度为20位，具有双操作数、单操作数和无操作数3类指令格式，每个操作数地址规定用6 位表示。问：若操作码字段固定为8位，现已设计出m条双操作数指令，n条无操作数指令，在此状况下，这 台计算机最多可以设计出多少条单操作数指令？答：由于设定全部指令采纳8位固定的0P字段，故这台计算机最多的指令条数为28二256条。因此最多还可以设计出(256-m-n)条单操作数指令

21、。7、有4级流水线分别完成取指、指令译码并取数、运算、送结果4步操作，假设完成各步操作的时间依次为100ns、 80nsx 50nso(1)流水线的操作周期应设计为多少？(2)若相邻2条指令发生数据相关，而且在硬件上不实行措施，那么第2条指令要推迟多少时间进行？(3)假如在硬件设计上加以改进，至少需推迟多少时间？解：(1)流水线的操作时钟周期t按四步操作中最长时间来考虑，所以tnOOns。(2)两条指令发生数据相关冲突状况：ADD Ri, R2, R3;R2+R3-RiSUB R4, Ri, R5；RlR5-R4两条指令在流水线中执行状况如表6-4所示:ADD指令在时钟4时将结果写入寄存器堆(

22、RD ,但SUB指令在时钟3时读寄存器堆(R。原来ADD指令应先 写入R1, SUB指令后读Ri,结果变成SUB指令先读Ri, ADD指令后写R,因而了发生两条指令间数据相关。假如硬 件上不实行措施，第2条指令SUB应至少推迟2个操作时钟周期(2X 100ns)。(3)假如硬件上加以改进(实行旁路技术)，可推迟1个操作时钟周期(100ns)。8、指令流水线右取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB)五个过程段，共有20条指令 连续输入此流水线。(1)画出流水处理的时空图，假设时钟周期为100ns。(2)求流水线的实际吞吐率(单位时间里执行完毕的指令数)。(2

23、)H = 8.33 *1()6 条/秒(K + l)r (5 + 20 1)*100*10-99、某系统总线的一个存取周期最快为3个总线时钟周期，在一个总线周期中可以存取32位数据。若总线的时钟频 率为8. 33MHz,则总线的带宽为多少MB/s?解：总线的带宽二数据宽度X总线周期的最高频率=(32/8) ByteX (8. 33/3) M/s=11.1 MB/s10、某磁盘组有6片磁盘，每片可有2个记录面，存储区域内径为22cm,外径为33cm,道密度40道/cm,位密度 400b/cm,转速 2400 r/mino试问：(1)共有多少个存储面可用？(2)共有多少个圆柱面？(3)整个磁盘组的

24、总存储总量有多少？(4)数据传送率是多少？(5)假如某文件长度超过一个磁盘的容量，应将它记录在同一存储面上还是记录在同一圆柱面上？为什么？(6)假如采纳定长信息块记录格式，干脆寻址的最小单位是什么？寻址吩咐中如何表示磁盘地址？答：(1) 6X2 = 12 (面)，共有12个存储面可用。(2) 40X (33-22) /2 = 220 (道)，共有 220 个圆柱面。(3) 12X22n X400X220 = 73X106(位)。(4)数据传送率=(22 n X400) / (60/2400) =1. 1 X106 (b/s) =0. 138X106 (B/s)。(5)记录在同一圆柱面上。因为这

25、样支配存取速度快。(6)假如采纳定长信息块记录格式，干脆寻址的最小单位是扇区。磁盘地址：驱动器号、圆柱面号、盘面号、 扇区号。11、某磁盘存储器的转速为3000r/min,共有4个记录面，5道/mm,每道记录信息为12288B,最小磁道直径为230mm, 共有275道，问：(1)磁盘存储器的存储容量是多少？(2)最大位密度，最小位密度是多少？(3)磁盘数据传输率是多少？(4)平均等待时间是多少？给出一个磁盘地址格式方案。答：(1)每道记录信息容量二12288字节，每个记录面信息容量二275X12288字节，共有4个记录面，所以磁 盘存储器总容量为4X275X12288 字节 二 1351680

26、0 字节(2)最高位密度6按最小磁道半径R计算(R=115mm)：Di = 12288 字节/2.以二 17 字节/mm最低位密度D2按最大磁道半径R2计算R2= Ri + (275/5) = 115 + 55 = 170mmD2= 12288 字节/2 n R2= 11.5 字节/mm(3)磁盘数据传输率r = 3000/60 = 50 周/秒N=12288字节(每道信息容量)C = rXN = 50X12288 : 614400 字节/秒(4)平均等待时间二1/2r=1/2X50二1/100秒=10毫秒(5)本地磁盘存储器假设只有一台。有4个记录面，每个记录面有275个磁道。假设每个扇区记

27、录1024个字节, 则须要12288字节/1024字节=12个扇区。由此可得如图9-29的地址格式：146 54 30柱面(磁道)号盘面(磁头)号扇 区号图9-29地址格式12、一台有6个盘片的磁盘组,转速为2400r/min (每分钟转速)，盘面有效记录区域的外直径为30cm,内直径为20cm, 记录密度为640b/m (每毫米的位数)，磁道间距为0.2cm,盘片设有2个爱护面，1个伺服面。试计算：(1)盘组的存储容量。(2)数据传输率。解：(留意，须要统一单位)(1) (2*6-3) * (30-20) /2/0. 2* (2*20/2*PI*640)(2) (2*20/2*PI*640)

28、*2400/6013、设有两个浮点数 x=2 ExXSx, y=2 EyXSy, Ex=(-10)2, Sx=(+0. 1001)2, Ey=(+10)2, Sy=(+0. 1011)2o若尾数 4 位, 数符1位，阶码2位，阶符1位，求x+y并写出运算步骤及结果。解：因工+丁 = 2服(5戈+5)(耳=玛)，求X+Y要经过对阶、尾数求和及规格化等步骤。(1)对阶：J二Ex E尸(-10) 2- (+10) 2= (-100) 2 所以 ExEy,则 Sx右移 4 位,Ex+ (100) 2= (10) 2=Eyo S、右移四位后 Sx=0.00001001,经过舍入后 Sx=0001,经过对

29、阶、舍入后，x = 2(10)2 x (0.0001 )2o(2)尾数求和：Sx+Sy0. 0001 (Sx)+ 0. 1011 (Sy)Sx+Sy=0. 1100结果为规格化数。x+y = 2(,0)2x(Sv+ Sv) = 2(2(0.11 OOH = (11.00)214、设有两个十进制数，x =-0. 875 X 2 y = 0. 625 X 22：(1)将x、y的尾数转换为二进制补码形式。(2)设阶码2位，阶符1位，数符1位，尾数3位，通过补码运算规则求出z二x - y的二进制浮点规格 化结果。解：(1)设，为x的尾数，S2为y的尾数，则Si = (-0.875) io = (-0.

30、 111) 2S/补= 1.001S2= (0.625) 10 = (+0. 101 ) 2S补= 0.101(2)求z=x - y的二进制浮点规格化结果。(A)对阶：设X的阶码为jx, y的阶码为jy,为:(+01)2, jy= ( + 10)2, jx- jy 二(01)2 -(10)2 二(-01)2,小阶的尾数，右移一位，Sl= (-0.0111)2, jx 阶码加 1,则 jx =(10)2 = jy,经舍入后， Si = (-0,100)2,对阶完毕。% _ 2，x x S = 2。)2、(一。/。)2y = 2JyxS2= 2(10)2X(+0J01)2(B)尾数相减SJiF 1

31、1. 100+F补= 11.011S-S2补=10. 111尾数求和肯定值大于1尾数右移一位，最低有效位舍掉，阶码加1 (右规)，则SlSJ补=11.011(规格化数)，jx = jy = 11(C)规格化结果011.1011A.原码运算的二进制减法器B.补码运算的二进制减法器C.补码运算的十进制加法器D.补码运算的二进制加法器16、在定点运算器中，无论采纳双符号位还是单符号位，必需有,它一般用 来实现。CA.译码电路，与非门B.编码电路，或非门C.溢出推断电路，异或门D,移位电路，与或非门17、下列说法中正确的是 o DA.采纳变形补码进行加减运算可以避开溢出B.只有定点数运算才有可能溢出，

32、浮点数运算不会产生溢出C.只有带符号数的运算才有可能产生溢出D.将两个正数相加有可能产生溢出18、在定点数运算中产生溢出的缘由是 o CA.运算过程中最高位产生了进位或借位B.参与运算的操作数超过了机器的表示范围C.运算的结果的操作数超过了机器的表示范围D.寄存器的位数太少，不得不舍弃最低有效位19、下溢指的是 o AA.运算结果的肯定值小于机器所能表示的最小肯定值B.运算的结果小于机器所能表示的最小负数C.运算的结果小于机器所能表示的最小正数D.运算结果的最低有效位产生的错误20、存储单元是指 o BA.存放一个二进制信息位的存储元B.存放一个机器字的全部存储元集合C.存放一个字节的全部存储

33、元集合D.存放两个字节的全部存储元集合21、和外存储器相比，内存储器的特点是 o CA.容量大、速度快、成本低B,容量大、速度慢、成本高C.容量小、速度快、成本高D,容量小、速度快、成本低22、某计算机字长16位，存储器容量64KB,若按字编址，那么它的寻址范围是。BA. 64KB. 32KC. 64KBD. 32KB23、某DRAM芯片，其存储容量为512Kx 8位，该芯片的地址线和数据线数目为。CA. 8, 512B. 512, 8C. 18, 8D. 19, 824、某计算机字长32位，其存储容量为4MB,若按字编址，它的寻址范围是。DA. 1MB. 4MBC. 4MD. 1MB25、主

34、存储器和CPU之间增加Cache的目的是。AA.解决CPU和主存之间的速度匹配问题B.扩大主存储器的容量C.扩大CPU中通用寄存器的数量D.既扩大主存容量又扩大CPU通用寄存器数量26、EPROM 是指 o DA.只读存储器B.随机存储器C.可编程只读存储器D,可擦写可编程只读存储器27、寄存器间接寻址方式中，操作数处在。BA,通用寄存器 B,内存单元C,程序计数器D.堆栈28、扩展操作码是 o DA.操作码字段外协助操作字段的代码B.操作码字段中用来进行指令分类的代码C.指令格式中的操作码D. 一种指令优化技术，不同地址数指令可以具有不同的操作码长度29、指令系统中采纳不同寻址方式的目的主要

35、是 o BA.实现存储程序和程序限制B.缩短指令长度、扩大寻址空间、提高编程敏捷性C.可以干脆访问外存D.供应扩展操作码的可能并降低指令译码难度30、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采纳 o CA.堆栈寻址模式B,马上寻址方式C.隐含寻址方式D.间接寻址方式31、对某个寄存器中操作数的寻址方式称为 寻址。CA.干脆B.间接C.寄存器D.寄存器间接32、寄存器间接寻址方式中，操作数处在 o BA.通用寄存器B,主存单元C.程序计数器D.堆栈33、变址寻址方式中，操作数的有效地址等于 o CA.基值寄存器内容加上形式地址（位移量）B.堆栈指示器内容加上形

36、式地址C.变址寄存器内容加上形式地址D.程序计数器内容加上形式地址34、程序限制类指令的功能是 o DA.进行算术运算和逻辑运算B.进行主存与CPU之间的数据传送C.进行CPU和I/O设备之间的数据传送D.变更程序执行的依次35、同步限制方式是 o CA.只适用于CPU限制的方式B.只适用于外设限制的方式C.由统一时序信号限制的方式D.全部指令执行时间都相同的方式36、异步限制方式常用于 作为其主要限制方式。AA.在单总线结构计算机中访问主存与外设时B.微型机的CPU限制中C.组合逻辑限制的CPU中D.微程序限制器中37、在一个微周期中 o DA,只能执行一个微操作B.能执行多个微操作，但它们

37、肯定是并行操作的C.能依次执行多个微操作D.只能执行相斥性的操作38、指令周期是指 o CA. CPU从主存取出一条指令的时间B. CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间o BB.程序计数器D.状态寄存器B.限制器D.运算器、限制器和主存储器C. CPU周期 D.外围设备 o B39、在CPU中跟踪指令后继地址的寄存器是A.主存地址寄存器C.指令寄存器40、中心处理器是指 o CA、- Zr/y .运舁器C.运算器和限制器41、计算机操作的最小时间单位是机器指令与微指令的关系是A.时钟周期 B.指令周期42、微程序限制器中，A.每一条机器指

38、令由一条微指令来执行B.每一条机器指令由一段用微指令编成的微程序来说明执行C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成43、为了确定下一条微指令的地址，通常采纳断定方式，其基本思想是 o CA.用程序计数器PC来产生后接着微指令地址B.用微程序计数器U PC来产生后继微指令地址C.通过微指令限制字段由设计者指定或者由设计者指定的判别字段限制产生后继微指令地址D.通过指令中指令一个特地字段来限制产生后继微指令地址44、就微吩咐的编码方式而言，若微操作吩咐的个数已确定，则 o BA.干脆表示法比编码表示法的微指令字长短B.编码表示法比干脆表示法的微指令字长短

39、C.编码表示法与干脆表示法的微指令字长相等D.编码表示法与干脆表示法的微指令字长大小关系不确定45、下列说法中正确的是 o BA.微程序限制方式和硬布线限制方式相比较，前者可以使指令的执行速度更快B.若采纳微程序限制方式，则可用U PC取代PCC.限制存储器可以用掩模ROM、EPROM或闪速存储器实现D.指令周期也称为CPU周期46、系统总线中地址线的功用是 o CA.用于选择主存单元B.用于选择进行信息传输的设备C.用于指定主存单元和I/O设备接口电路的地址D.用于传送主存物理地址和逻辑地址47、数据总线的宽度由总线的 定义。AA.物理特性B.功能特性C.电气特性D.时间特性48、在单机系统

40、中，多总线结构的计算机的总线系统一般由 组成。AA.系统总线、内存总线和I/O总线B.数据总线、地址总线和限制总线C.内部总线、系统总线和I/O总线D. ISA总线、VESA总线和PCI总线49、下列陈述中不正确的是 o AA.总线结构传送方式可以提高数据的传输速度B.与独立恳求方式相比，链式查询方式对电路的故障更敏感C. PCI总线采纳同步时序协议和集中式仲裁策略D.总线的带宽即总线本身所能达到的最高传输速率50、中断发生时，由硬件更新程序计数器PC,而不是由软件完成，主要是为了 o CA.能进入中断处理程序并正确返回源程序B.节约内容C.提高处理机的速度D.使中断处理程序易于编址，不易出错

41、51、在I/O设备、数据通道、时钟和软件这4项中，可能成为中断源的是 o DA. I/O设备B. I/0设备和数据通道C. I/O设备、数据通道和时钟D. I/O设备、数据通道、时钟和软件52、单级中断与多级中断的区分是 o AA.单级中断只能实现单中断，而多级中断可以实现多重中断B.单级中断的硬件结构是一维中断，而多级中断的硬件结构是二维中断C.单级中断处理机只通过一根外部中断恳求线接到它的外部设备系统；而多级中断，每一个I/O设备都有一 根专用的外部中断恳求线53、在单级中断系统中，CPU一旦响应中断，则马上关闭 标记，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A A

42、.中断允许B.中断恳求C.中断屏蔽54、为了便于实现多级中断，保存现场信息最有效的方法是采纳 o BA.通用寄存器B.堆栈C.储存器D.外存55、为实现CPU与外部设备并行工作，必需引入的基础硬件是 o AA.缓冲器B.通道C.时钟D.相联寄存器56、中断允许触发器用来 o DA.表示外设是否提出了中断恳求B. CPU是否响应了中断恳求C. CPU是否在进行中断处理D,开放或关闭可屏蔽硬中断57、采纳DMA方式传递数据时，每传送一个数据就要占用一个 时间。CA.指令周期B.机器周期C.存储周期D.总线周期58、周期挪用方式常用于 方式的输入/输出中。AA. DMAB.中断C.程序传送D.通道5

43、9、通道是重要的I/O方式，其中适合连接大量终端及打印机的通道是 o CA.数组多路通道B.选择通道C.字节多路通道60、磁表面存储器不具备的特点是 o CA.存储密度高B,可脱机保存C,速度快 D.容量大61、计算机的外部设备是指 o DA.输入/输出设备B,外存设备C.远程通信设备D.除了 CPU和内存以外的其他设备62、在微型机系统中外部设备通过 与主板的系统总线相连接。BA.累加器B.设备限制器C.计数器 D,寄存一、简答题1、冯诺依曼型计算机的基本特点是什么？答：冯诺依曼原理的基本思想是： 采纳二进制形式表示数据和指令。指令由操作码和地址码组成。 将程序和数据存放在存储器中，使计算机

44、在工作时从存储器取出指令加以执行，自动完成计算任务。这就是 “存储程序”和“程序限制”(简称存储程序限制)的概念。 指令的执行是依次的，即一般依据指令在存储器中存放的依次执行，程序分支由转移指令实现。 计算机由存储器、运算器、限制器、输入设备和输出设备五大基本部件组成，并规定了 5部分的基本功能。冯诺依曼型计算机的基本特点也可以用“存储程序”和“程序限制”来高度概括。2、计算机硬件有哪些部件，各部件的作用是什么？答：计算机的硬件系统由有形的电子器件等构成的，它包括运算器、存储器、限制器、输入输出设备及总线系 统组成。而总线分为数据总线、地址总线、限制总线，其结构有单总线结构、双总线结构及多总线

45、结构。存储器 (Memory)是用来存放数据和程序的部件；运算器是对信息进行运算处理的部件；限制器是整个计算机的限制核心。 它的主要功能是读取指令、翻译指令代码、并向计算机各部分发出限制信号，以便执行指令；输入设备能将数据和 程序变换成计算机内部所能识别和接受的信息方式，并依次地把它们送入存储器中；输出设备将计算机处理的结果 以人们能接受的或其它机器能接受的形式送出。3、什么是总线？以总线组成计算机有哪几种组成结构？答：总线(Bus)就是计算机中用于传送信息的公用通道，是为多个部件服务的一组信息传送连接线。依据总 线的连接方式，计算机组成结构可以分为单总线结构、双总线结构和多总线结构等(具体内

46、容见第7章)。4、什么是硬件、软件和固件？什么是软件和硬件的逻辑等价？在什么意义上软件和硬件是不等价的？答：计算机硬件(Hardware)是指构成计算机的全部实体部件的集合，通常这些部件由电路(电子元件)、机 械等物理部件组成。计算机软件(Software)是指能使计算机工作的程序和程序运行时所须要的数据，以及与这些 程序和数据有关的文字说明和图表资料，其中文字说明和图表资料又称为文档。固件(Firmware)是一种介于传统 的软件和硬件之间的实体，功能上类似软件，但形态上又是硬件。微程序是计算机硬件和软件相结合的重要形式。软件和硬件的逻辑等价含义:(1)任何一个由软件所完成的操作也可以干脆由硬件来实现(2)任何一条由硬件所执行的指令也能用软件来完成在物理意义上软件和硬件是不等价的。5、计算机系统按程序设计语言划分为哪几个层次？答：计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、一般机器级、操作系统级、汇 编语言级、高级语言级组成，每一级上都能创建程序设计，且得到下级的支持。6、说明如下概念：ALU, CPU,主