ASIC复习题集.docx

《ASIC复习题集.docx》由会员分享，可在线阅读，更多相关《ASIC复习题集.docx（15页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、华南理工大学微电子技术专业专用集成电路设计复习题集一、填空题：1 专用集成电路 ASIC是相对于 常规通用集成电路 而言的, 通常指全定制集成电路 、 半定制集成电路 、可编程规律器件和现场可编程 ASIC。(4)2 全定制设计方法是由用户依据按自己的要求，独立地进展集成电路产品设计。这种设计方法具有最优性能，即有、和。(4)3 “MOS 执行系统”MOSIS或多工程芯片MPC的宗旨是 多用户共同生产不同的电路 ；他们建立的意义是： 使每个电路品种分担的掩膜和流片的费用大为降低。(10)4 推想世界集成电路进展的 Moole 定律指出，集成电路的简洁度 每六年增加十倍。(12)5 制作 ASI

2、C 的根本工艺有CMOS、 BiCMOS、Bipolar Analog等，当前的主流工艺是CMOS。(15)6 ASIC 设计，不但要考虑功能设计，还要考虑；最近进一步提出了的设计思想。7 第三代 EDA 技术是以 高级语言描述、系统级仿真和综合 和 以数据刻为核心 等 为 特 征 的 EDA 技 术 ， 亦 称 电 子 系 统 设 计 自 动 化 技 术(ESDA)。(20)8 系统级仿真和综合建立在自上而下的分层设计的系统级设计思想和并行设计环境框架体系构造之上。(21)109 门 阵 列 母 片 上 通 常 包 含 有 基 本 门、 输 入 输 出 缓 冲 器和内引线压焊块等几局部。(5

3、)10 标准单元库中同一系列标准单元幅员有一样的高度，和位置一样的电源馈线。(100)11 金属连接线较多晶硅线优点在于 功耗低 、时延小 。工作速度提高芯片利用率12 承受多层布线的目的是提高、降低功耗、。与晶体管源漏极相13 在双层金属布线高速 CMOS 门阵，第一层金属布线多布置电源馈线和大信号线 。连的经属线和小信号线，其次层金属布线多布置14 在规律功能和系统频率确定之后，芯片功耗与分布电容、工作电压之间的关系CV2f分段布线是 P =。分布电容15 芯片中的互连布线时产生的主要因素之一。承受可以成互连布线的分布电容倍地降低。互连布线的分16 在线宽削减、器件密度快速提高状况下，分段

4、布线可成倍地降低布电容互连布线时延，削减，降低器件功耗，提高器件工作牢靠性。引线孔连线17 承受门阵列方法设计专用芯片，用户需设计和两种掩膜。18 标准单元在单层布线时，如需要布线穿过单元行，则要调用和参与 连线单元 。(8)19 在单层多晶硅、双层金属布线的 ASIC 中，一般第一层金属线用作 单元内部连线 ，I/O 线则承受 垂直的多晶硅线或其次层金属线 ，而其次层金属线用于芯片中电源馈送线。(8)20 Xilinx FPGA 承受 LCA 构造，其主要的硬件资源有、。内部规律21 用户可配置输入/ 输出功能块IOB供给 外部封装引腿信号 与之间的接口。22 Xilinx FPGA 可编程

5、内部连线长线连线资源用于传送的信号。23 在可编程 ASIC 中，开关是最根本的布线资源之一。依据实现的技术它可承受由 RAM 单元把握的传输晶体管、熔丝或反熔丝、可编程 ROM 单元等形式。按页同时擦除全部单元24 闪速存储器的根本特点是 擦除速度快，。25 在可编程 ASIC 中，传输晶体管作为开关元件对信号有 电平损失降低作用，电平恢复缓冲器因此一般在开关矩阵四周配有。26 FPGA 设计 ASIC 的过程的主要步骤有、和等。27 在承受 Viewdraw 软件进展电路图输入时，要对电路图中各元件、框图符号、节点标注，和 LCA。28 Xilinx 元件库，主要包括、和等三类。29 在

6、XC2023系 列 元 件 库 中 ， 可 用 I/O端 口 单 元 PAD ,可 分为、和三种。30 在 XC2023 系列元件库中，缓冲器标准单元 BUF, 可分为、 、和四种31 XNF 文件是是 Xilinx 公司的文件。完成电路图输入后，应调用程序将草图文件转换成 XNF 文件。32 层次式电路设计图转换成 XNF 文件后，必需调用程序对其进展合并处理，生成一个文件。33 XACT 可支持 Viewlogic 的 Viewsim 软件，用来完成和LCA 布局布线后的。供给有效测试极紧引线间的电34 制定 IEEE 1149.1 边界扫描测试标准的目的是路板上元件连接状态的力气。35

7、为满足边界扫描测试标准，每个 IC 输入输出引腿增加一个 边界扫描存放器BSR，用来观擦和把握每个引腿的状态。TMSTCKTDI和 TDO。36 测试接入端口TAP有四个，即TMS 和37 TAP 把握器是 JTAG 规律测试电路的关键电路，其输入信号是TCK，产生用于测试电路其他局部的 时钟和把握信号。设计验证38 VHDL 既可以被计算机阅读又可以被人阅读，它支持硬件的、综合测试和。构造39 VHDL 支持硬件设计数据的 交换 、维护 、 修改 和硬件的实现。行为40 VHDL 支持领域和领域的硬件描述，并且可以从最抽象的系统级始终到最准确的规律级。整个系统、一41 VHDL 主要优点之一

8、是：在描述数字系统时，可以使用前后全都的语义和语法跨越多个层次，并且使用跨越多个级别的混合描述模拟该系统。42 设计实体是 VHDL 中的 根本单元和最重要的抽象，它可以代表块电路板、一个芯片、一个简洁的单元或一个简洁的门电路。并行执行的进程43 VHDL 供给了一系列挨次语句和一系列并行语句。挨次语句的主要目的是用来实现 模型的算法局部；而并行语句则根本上用来表示 黑盒的连接关系。44 VHDL 模型的最根本表示方法是或共享变量进展通信。的网络，进程之间通过信号45 在 ASIC 工程设计流程中，要最先写出设计标准。设计标准抽象地描述了所设计的电路的功能、接口和整体构造。46 行为级描述可以

9、用硬件描述语言来写，47 完成了行为级描述的行为算法优化与功能仿真以后，通常需要进展向 存放器传输级(RTL)描述的转换。这是由于现有的 EDA 工具只能承受 RTL 描述的 HDL 文件进展自动规律综合。48 为了进展 RTL 级的仿真验证，设计者必需描述出在所设计的电路中的 数据流。49 规律综合的目标是将 RTL 的 HDL 源代码映射到具体的工艺上，把 RTL 描述转换成门级网表。50 门级网表是使用门电路以及门电路之间的连接来描述电路的方式。51 实现自动规律综合的前提是 要有规律综合库的支持。综合库内部包含了相应的工艺参数，典型的单元门的门级延迟、单元面积、扇入扇出系数 等等。52

10、 自动规律综合工具总是将主要的设计指标作为综合过程的约束条件，对一个电 子系统而言，主要的设计指标有时钟频率、功耗、芯片面积、端口区动力气等。53 规律综合后的仿真叫做门级仿真。门级仿真包含了 门单元的延迟信息，因而门级仿真需要相应工艺的仿真库的支持。54 门级网表是产生幅员的自动布局布线工具的输入。55 在完成幅员的布局布线之后，把从幅员中提取的参数反标到门级网表中，进展 包含门延时、连线延时的门级仿真，称作后仿真。后仿真主要是进展时序模拟。56 SoC 芯片设计中实现 IP 复用的关键是 IP 的学问产权保护。57 集成电路技术正在由电路集成向系统集成进展。系统集成不仅仅是很多电路的简洁的

11、二次集成，而是在设计时就从系统功能和性能动身。结合芯片构造，软件硬件协同设计，实现算法与芯片的相结合，引入的体系构造，给信息处理系统带来一场革命。58 片上系统SoC最主要的三个技术特征 深亚微米芯片技术 、 软硬件协同设计 、 IP 核的设计和设计复用技术 。59 1996 年 9 月世界 35 个著名公司成立了一个国际性企业联合组织： VISA:The Virtual Socket Interface Alliance .虚拟插座借口联盟，VISA 的目标是开发IP 模块的接口，制定一系列开放标准， IP 功能评价和验证方案。60 SoC 芯片加工技术要求在一条工艺线上能兼容不同类的 IC

12、 生产工艺。目前 SoC 芯片加工线大多是可修改的 CMOS 高速数字规律电路工艺加工线，可以便利地增加工艺加工模块，适应 SoC 芯片加工要求。可增加的工艺加工模块包括： 周密模拟电路工艺模块，高密度存储器工艺模块含 SRAM，SDRAM，EEPROM,FLSHROM，射频电路工艺模块等。二、简答题此题答案写在答卷纸上1、 试述全定制设计方法的优点和缺点。全定制 ASIC 是为某一用户的某一产品设计的 ASIC。它的优点是:人工参与布局与布线，使元件排列和布线尽可能紧凑，得到最优电路性能和最省的芯片面 积。它的缺点是:需要得到全部的掩膜幅员，工作量特别大，周期长，设计费用高， 投资风险大。2

13、、 专用集成电路的分类ASIC可分为 全定制集成电路(Full-CustomIC) ， 半定制集成电路(Semi-Custom IC)，可编程规律器件(PLD)和现场可编程 ASIC。3、 试述专用集成电路工程设计的重大意义4、 什麽是 Foundry ？什麽是多工程芯片，他们的建立或提出有什麽意义？5、 CMOS 常规门阵有哪些硬件资源？ 门阵列电路通常应具有:(1) 用来与外引线相连接的接线点(压焊盘)(2) 输出缓冲单元，用以驱动较重的负载和实现隔离(3) 分布式电源馈线和地线(4) 晶体管阵列和二极管阵列(5) 埋层连线，分单层金属连线和双层金属连线两种。6、 在百万门级深亚微米 UL

14、SI 中，互连布线消灭什麽问题，承受什麽技术来解决？7、 画处给出的单元幅员的晶体管级电路，指出这是一个什麽功能单元？8、 试述“门海”的构造特点，门海技术是如何实现栅隔离的？9、 和门阵列技术相比，标准单元设计方法有哪些优点？其最大的缺点是什么？10、 试分析 CMOS 工艺制造的 IC 在构造、性能上的特点。11、 简述可编程 ASIC 中的各种编程开关元件的原理和特点。12、 反熔丝型编程元件比熔丝型编程元件有哪些优点？13、 画出浮栅构造 EPROM 晶体管FAMOS构造示意图，说明其写、擦工作原理。14、 画出叠栅构造 EPROM 晶体管 SIMOS构造示意图，说明其写、擦工作原理。

15、15、 可编程 ASICPROM、PLA、PAL、GAL 的电路构造特点？有何优缺点？16、 CPLD 有哪些特点？起引腿锁定力气是由哪些方面的构造特点来保证的？17、 CPLD 的硬件资源和各功能单元的电路构造？18、 ESDA 技术有哪些根本特征？19、 VHDL 除了作为一种计算机语言所具备的特征外，还有什麽特点？18、试述一个设计实体的构造描述。19、VHDL 的挨次语句和并行语句的功能格式什麽？20、Xilinx FPGA 有哪两方面的创技术？21、分析XC4000 FPGA 简化 IOB 方框图中，当 Pad 作为输入时，各硬件单元的工作状况。22、分析 XC4000 FPGA 简

16、化 可编程规律块 CLB 的工作原理。23、试述在 FPGA 设计输入中建立框图符号的作用？24、在 FPGA 设计输入中，要求认真标注 LCA 布局布线把握参数，有何意义？25、FPGA 应用课计有哪些主要步骤？26、试述 FPGA 设计实现的过程。27、分别说明 WIR2XNF、XNFMERGE、XNFMAP、MAP2LCA、APR、XDE、MAKEBIT 等设计程序命令的功用。28、画出 FPGA 设计输入、设计实现和设计仿真的流程。命令用方框，产生文件类型用椭圆框如 P12629、试述 Xilinx FPGA 数据配置的原理和过程。30、用传输门在 CMOS 门阵网表上设计一个 DFF D 触发器31、用传输门在 CMOS 门阵网表上设计一个 JKFF JK 触发器32、试指出网表设计中的错误。33、制定 IEEE 1149.1 边界扫描测试标准的目的是什麽？34、为满足边界扫描测试标准，每个IC 输入输出引腿增加一个 边界扫描存放器BSR，起作用是什麽?35、测试接入端口 TAP有哪四个？36、试述 TAP 把握器 的作用和构成。1437、试解释三种类型的芯核：软核、硬核和固核。15