计算机组成原理期末考试习题及答案_资格考试-计算机等级考试.pdf

《计算机组成原理期末考试习题及答案_资格考试-计算机等级考试.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理期末考试习题及答案_资格考试-计算机等级考试.pdf（70页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理练习题 一、单项选择题 1CPU响应中断的时间是_C_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。2下列说法中_C_是正确的。A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3垂直型微指令的特点是_C_。A微指令格式垂直表示；B控制信号经过编码产生；C采用微操作码；D采用微指令码。4基址寻址方式中，操作数的有效地址是_A_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址

2、；D寄存器内容加上形式地址。5常用的虚拟存储器寻址系统由_A_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。6DMA 访问主存时，让CPU 处于等待状态，等DMA 的一批数据访问结束后，CPU 再恢复工作，这种情况称作_A_。A停止CPU 访问主存；B周期挪用；CDMA 与CPU 交替访问；DDMA。7在运算器中不包含_D_。A状态寄存器；B数据总线；CALU；D地址寄存器。8计算机操作的最小单位时间是_A_。A时钟周期；B指令周期；CCPU 周期；D中断周期。9用以指定待执行指令所在地址的是_C_。A指令寄存器；B数据计数器；C程序计数器；D累加器。10下列描述

3、中_B_是正确的。A控制器能理解、解释并执行所有的指令及存储结果；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU 的控制器中完成；D以上答案都正确。11总线通信中的同步控制是_B_。A只适合于CPU 控制的方式；B由统一时序控制的方式；C只适合于外围设备控制的方式；D只适合于主存。12一个16K32位的存储器，其地址线和数据线的总和是_B_。A48；B46；C36；D32。13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是_A_。A512K；B1M；C512KB；D1MB。14以下_B_是错误的。A中断服务程序可以是操作系统模块；B中

4、断向量就是中断服务程序的入口地址；C中断向量法可以提高识别中断源的速度；D软件查询法和硬件法都能找到中断服务程序的入口地址。15浮点数的表示范围和精度取决于_C_。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。16响应中断请求的条件是_B_。A外设提出中断；B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时；DCPU 提出中断。17以下叙述中_B_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是

5、相同的；D一条指令包含取指、分析、执行三个阶段。18下列叙述中_A_是错误的。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；DCMAR 是控制器中存储地址寄存器。19中断向量可提供_C_。A被选中设备的地址；B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。20在中断周期中，将允许中断触发器置“0”的操作由_A_完成。A硬件；B关中断指令；C开中断指令；D软件。21冯诺伊曼机工作方式的基本特点是_B_。A多指令流单数据流；B按地址访问并顺序执行指令；C堆栈操作；D存储器按内容

6、选择地址。22程序控制类指令的功能是_C_。A进行主存和CPU 之间的数据传送；B进行CPU 和设备之间的数据传送；C改变程序执行的顺序；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断

7、周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括D一定是自动加+1。23水平型微指令的特点是_A_。A一次可以完成多个操作；B微指令的操作控制字段不进行编码；C微指令的格式简短；D微指令的格式较长。24存储字长是指_B_。A存放在一个存储单元中的二进制代码组合；B存放在一个存储单元中的二进制代码位数；C存储单元的个数；D机器指令的位数。25CPU 通过_B_启动通道。A执行通道命令；B执行I/O 指令；C发出中断请求；D程序查询。26对有关数据加以分类、统计、分析，这属于计算机在_C_方面的应用。A

8、数值计算；B辅助设计；C数据处理；D实时控制。27总线中地址线的作用是_C_。A只用于选择存储器单元；B由设备向主机提供地址；C用于选择指定存储器单元和I/O 设备接口电路的地址；D即传送地址又传送数据。28总线的异步通信方式_A_。A不采用时钟信号，只采用握手信号；B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号；D既采用时钟信号，又采用握手信号。29存储周期是指_C_。A存储器的写入时间；B存储器进行连续写操作允许的最短间隔时间；C存储器进行连续读或写操作所允许的最短间隔时间；D指令执行时间。30在程序的执行过程中，Cache与主存的地址映射是由_C_。A操作系统来管

9、理的；B程序员调度的；C由硬件自动完成的；D用户软件完成。31以下叙述_C_是正确的。A外部设备一旦发出中断请求，便立即得到CPU 的响应；B外部设备一旦发出中断请求，CPU 应立即响应；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器

10、计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括C中断方式一般用于处理随机出现的服务请求；D程序查询用于键盘中断。32加法器采用先行进位的目的是_C_。A优化加法器的结构；B节省器材；C加速传递进位信号；D增强加法器结构。33变址寻址方式中，操作数的有效地址是_C_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。34指令寄存器的位数取决于_B_。A存储器的容量；B指令字长

11、；C机器字长；D存储字长。35在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_A_。A同步控制；B异步控制；C联合控制；D人工控制。36下列叙述中_B_是正确的。A控制器产生的所有控制信号称为微指令；B微程序控制器比硬连线控制器更加灵活；C微处理器的程序称为微程序；D指令就是微指令。37CPU 中的译码器主要用于_B_。A地址译码；B指令译码；C选择多路数据至ALU；D数据译码。38直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC；B地址寄存器；C累加器；DALU。39DMA 方式的接口电路中有程序中断部件，其作用是_C_。A实现数据传送；B向CPU 提出总线

12、使用权；C向CPU 提出传输结束；D发中断请求。40下列器件中存取速度最快的是_C_。下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数

13、器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括ACache；B主存；C寄存器；D辅存。41 直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_C_。A直接、立即、间接；B直接、间接、立即；C立即、直接、间接；D立即、间接、直接。42存放欲执行指令的寄存器是_D_。AMAR；BPC；CMDR；DIR。43在独立请求方式下，若有N个设备，则_B_。A有一个总线请求信号和一个总线响应信号；B有N个总线请求信号和N个总线响应信号；C有一个总线请求信号和N个总线响应信号；D有N个总线请求信号和一个总线响应信号。44下述说法中_C_是正确的。A半导

14、体RAM 信息可读可写，且断电后仍能保持记忆；B半导体RAM 是易失性RAM，而静态RAM 中的存储信息是不易失的；C 半导体RAM 是易失性RAM，而静态RAM 只有在电源不掉时，所存信息是不易失的。45DMA 访问主存时，向CPU 发出请求，获得总线使用权时再进行访存，这种情况称作_B_。A停止CPU 访问主存；B周期挪用；CDMA 与CPU 交替访问；DDMA。46计算机中表示地址时，采用_D_。A原码；B补码；C反码；D无符号数。47采用变址寻址可扩大寻址范围，且_C_。A变址寄存器内容由用户确定，在程序执行过程中不可变；B变址寄存器内容由操作系统确定，在程序执行过程中可变；C变址寄存

15、器内容由用户确定，在程序执行过程中可变；D变址寄存器内容由操作系统确定，在程序执行过程不中可变；48由编译程序将多条指令组合成一条指令，这种技术称做 _C_。A超标量技术；B超流水线技术；C超长指令字技术；D超字长。49计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_C_控制方式。A延长机器周期内节拍数的；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加

16、上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括B异步；C中央与局部控制相结合的；D同步；50微程序放在_B_中。A存储器控制器；B控制存储器；C主存储器；DCache。51在CPU 的寄存器中，_B_对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器；D通用寄存器。52运算器由许多部件组成，其核心部分是

17、_B_。A数据总线；B算术逻辑运算单元；C累加寄存器；D多路开关。53DMA 接口_B_。A可以用于主存与主存之间的数据交换；B内有中断机制；C内有中断机制，可以处理异常情况；D内无中断机制 54CPU 响应中断的时间是_C_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。55直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC；B地址寄存器；C累加器；DALU。56三种集中式总线控制中，_A_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。57一个16K32位的存储器，其地址线和数据线的总和是_B_。A48；B46；C36；D32

18、 58以下叙述中错误的是_B_。下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并

19、执行所有的指令及存储结果一台计算机包括A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指令第一字节含操作码。59主存和CPU 之间增加高速缓冲存储器的目的是_A_。A解决CPU 和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。60以下叙述_A_是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA 和CPU 必须分时使用总线；CDMA 的数据传送不需CPU 控制；DDMA 中有中断机制。61一条指令中包含的信息有_C_。A操作码、控制码；B操作码、向量地址；C

20、操作码、地址码。62在各种异步通信方式中，_C_速度最快。A全互锁；B半互锁；C不互锁。63一个512KB 的存储器，其地址线和数据线的总和是_C_。A17；B19；C27。64在下列因素中，与Cache的命中率无关的是 _C_。ACache块的大小；BCache的容量；C主存的存取时间。65在计数器定时查询方式下，若计数从0开始，则_A_。A设备号小的优先级高；B每个设备使用总线的机会相等；C设备号大的优先级高。66 Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作_B_。A直接映象；B全相联映象；C组相联映象。67中断服务程序的最后一条指令是_C_。A转

21、移指令；B出栈指令；C中断返回指令。68 微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地

22、址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括方式是_B_。A字段直接编码；B直接编码；C混合编码。69在取指令操作之后，程序计数器中存放的是_C_。A当前指令的地址；B程序中指令的数量；C下一条指令的地址。70以下叙述中_A_是正确的。ARISC机一定采用流水技术；B采用流水技术的机器一定是RISC机；CCISC机一定不采用流水技术。71在一地址格式的指令中，下列 是正确的_B_。A仅有一个操作数，其地址由指令的地址码提供；B可能有一个操作数，也可能有两个操作数；C一定有两个操作数，另一个是隐含的。72在浮点机中，判断原码

23、规格化形式的原则是_B_。A尾数的符号位与第一数位不同；B尾数的第一数位为1，数符任意；C尾数的符号位与第一数位相同；D阶符与数符不同。73I/O 采用不统一编址时，进行输入输出操作的指令是_C_。A控制指令；B访存指令；C输入输出指令。74设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是_B_。A16MB；B16M；C32M。75_B_寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址。76超标量技术是_B_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令。77以下叙述中_B_是错误的。A

24、取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的。78I/O 与主机交换信息的方式中，中断方式的特点是_B_。ACPU 与设备串行工作，传送与主程序串行工作；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成

25、主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括BCPU 与设备并行工作，传送与主程序串行工作；CCPU 与设备并行工作，传送与主程序并行工作。79设寄存器内容为11111111，若它等于+127，则为_D_。A原码；B补码；C反码；D移码。80设机器数采用补码形式（含l 位符号位），若寄存器内容为9BH，则对应的十进制数为_C_。A-27；B-97；C-101；D155。81设寄存器

26、内容为80H，若它对应的真值是 127，则该机器数是_。A原码；B补码；C反码；D移码。82下列叙述中_是正确的。A程序中断方式中有中断请求，DMA 方式中没有中断请求；B程序中断方式和DMA 方式中实现数据传送都需中断请求；C程序中断方式和DMA 方式中都有中断请求，但目的不同；DDMA 要等到指令周期结束时才进行周期窃取。83设机器数字长为32位，一个容量为16MB 的存储器，CPU 按半字寻址，其寻址范围是_。A224；B223；C222；D221。84在中断接口电路中，向量地址可通过 _B_送至CPU。A地址线；B数据线；C控制线；D状态线。85在程序的执行过程中，Cache与主存的地

27、址映象是由_D_。A程序员调度的；B操作系统管理的；C由程序员和操作系统共同协调完成的；D硬件自动完成的。86总线复用方式可以_C_。A提高总线的传输带宽；B增加总线的功能；C减少总线中信号线的数量；D提高CUP 利用率。下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存

28、时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括87下列说法中正确的是_C_。ACache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B主存储器只由易失性的随机读写存储器构成；C单体多字存储器主要解决访存速度的问题；DCache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。88在采用增量计数器法的微指令中，下一条微指令的地址_B_。A在当前的微指令中；B在微指令地址计数器中；C在程序

29、计数器；D在CPU 中。89由于CPU 内部操作的速度较快，而CPU 访问一次存储器的时间较长，因此机器周期通常由_B_来确定。A指令周期；B存取周期；C间址周期；D执行周期。90RISC机器_B_。A不一定采用流水技术；B一定采用流水技术；CCPU 配备很少的通用寄存器；DCPU 配备很多的通用寄存器。91在下列寻址方式中，_B_寻址方式需要先计算，再访问主存。A立即；B变址；C间接；D直接。92在浮点机中，判断补码规格化形式的原则是_C_。A尾数的第一数位为1，数符任意；B尾数的符号位与第一数位相同；C尾数的符号位与第一数位不同；D阶符与数符不同。93I/O 采用统一编址时，进行输入输出操

30、作的指令是_B_。A控制指令；B访存指令；C输入输出指令；D程序指令。94 设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是_B_。A8MB；B2M；C4M；D16M。95_C_寻址对于实现程序浮动提供了较好的支持。A间接寻址；B变址寻址；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器

31、组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括C相对寻址；D直接寻址。96超流水线技术是_A_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对。97以下叙述中错误的是_B_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令操作是控制器自动进行的；D指

32、令周期的第一个操作是取数据。98I/O 与主主机交换信息的方式中，DMA 方式的特点是_C_。ACPU 与设备串行工作，传送与主程序串行工作；BCPU 与设备并行工作，传送与主程序串行工作；CCPU 与设备并行工作，传送与主程序并行工作；DCPU 与设备串行工作，传送与主程序并行工作。99若9BH 表示移码（含1位符号位）其对应的十进制数是_A_。A27；B-27；C-101；D101。100在二地址指令中_C_是正确的。A指令的地址码字段存放的一定是操作数；B指令的地址码字段存放的一定是操作数地址；C运算结果通常存放在其中一个地址码所提供的地址中；D指令的地址码字段存放的一定是操作码。101

33、某机字长8位，采用补码形式（其中1位为符号位），则机器数所能表示的范围是_C_。A-127 127；B-128 +128；C-128 +127；D-128 +128。102在_C_的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/O 指令。A单总线；B双总线；C三总线；D以上三种总线。103某计算机字长是32位，它的存储容量是64KB 按字编址，它的寻址范围是_B_。A16KB；B16K；C32K；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访

34、存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括D32KB。104中断向量可提供_C_。A被选中设备的地址；B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。105Cache的地址映象中 B 比较多的采用“按

35、内容寻址”的相联存储器来实现。A直接映象；B全相联映象；C组相联映象；D以上都有。106总线的异步通信方式_A_。A不采用时钟信号，只采用握手信号；B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号；D采用时钟信号，不采用握手信号。107在磁盘存储器中，查找时间是_A_。A使磁头移动到要找的柱面上所需的时间；B在磁道上找到要找的扇区所需的时间；C在扇区中找到要找的数据所需的时间。D以上都不对。108在控制器的控制信号中，相容的信号是_C_的信号。A可以相互替代；B可以相继出现；C可以同时出现；D不可以同时出现。10计算机操作的最小单位时间是_A_。A时钟周期；B指令周期；C

36、CPU 周期；D执行周期。110CPU 不包括_A_。A地址寄存器；B指令寄存器IR；C地址译码器；D通用寄存器。111_B_寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址；D立即寻址。112设寄存器内容为10000000，若它等于0，则为_D_。A原码；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两

37、级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括B补码；C反码；D移码。113若一个8比特组成的字符至少需10个比特来传送，这是_B_传送方式。A同步；B异步；C并联；D混合。114设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是 _B_。A8MB；B2M；C4M；D16M。115C 寻址对于实现程序浮动提供了较好的支持。A间接寻址；B变址寻址；C相对寻址

38、；D直接寻址。116超标量技术是_B_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对。117在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_A_。A同步控制；B异步控制；C联合控制；D局部控制。118I/O 与主机交换信息的方式中，中断方式的特点是_B_。ACPU 与设备串行工作，传送与主程序串行工作；BCPU 与设备并行工作，传送与主程序串行工作；CCPU 与设备并行工作，传送与主程序并行工作；DCPU 与设备串行工作，传送与主程序并行工作。119当定点运算发生溢出时，应_C_。A

39、向左规格化；B向右规格化；C发出出错信息；D舍入处理。120在一地址格式的指令中，下列_B_ 是正确的。A仅有一个操作数，其地址由指令的地址码提供；B可能有一个操作数，也可能有两个操作数；C一定有两个操作数，另一个是隐含的；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主

40、存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括D指令的地址码字段存放的一定是操作码。121指令系统中采用不同寻址方式的目的主要是_C_。A可降低指令译码难度；B缩短指令字长，扩大寻址空间，提高编程灵活性；C实现程序控制；D寻找操作数。122计算机使用总线结构的主要优点是便于实现积木化，缺点是_C_。A地址信息、数据信息和控制信息不能同时出现；B地址信息与数据信息不能同时出现；C两种信息源的代码在总线中不能同时传送

41、；D地址信息与数据信息能同时出现。123一个16K32位的存储器，其地址线和数据线的总和是_B_。A48；B46；C36；D38。124下列叙述中_A_是正确的。A主存可由RAM 和ROM 组成；B主存只能由ROM 组成；C主存只能由RAM 组成；D主存只能由SRAM 组成。125在三种集中式总线控制中，_C_方式响应时间最快。A链式查询；B计数器定时查询；C独立请求；D以上都不是。126可编程的只读存储器_A_。A不一定是可改写的；B一定是可改写的；C一定是不可改写的；D以上都不对。127下述_B_种情况会提出中断请求。A产生存储周期“窃取”；B在键盘输入过程中，每按一次键；C两数相加结果为

42、零；D结果溢出。128下列叙述中_A_是错误的。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；D以上都是错的。129直接寻址的无条件转移指令功能是将指令中的地址码送入_A_。APC；B地址寄存器；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存器内容加上形式地址寄存器内容加上形

43、式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括C累加器；DACC。130响应中断请求的条件是_B_。A外设提出中断；B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时。DCPU 提出中断。131变址寻址和基址寻址的有效地址形成方式类似，但是_C_。A变址寄存器的内容在程序执行过程中是不可变的；B在程序执行过程中，变址寄存

44、器和基址寄存器和内容都可变的；C在程序执行过程中，基址寄存器的内容不可变，变址寄存器中的内容可变；D变址寄存器的内容在程序执行过程中是可变的。132在原码加减交替除法中，符号位单独处理，参加操作的数是_C_。A原码；B绝对值；C绝对值的补码；D补码。133DMA 方式_B_。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向CPU 请求中断处理数据传送；D能取代中断方式。134设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是_B_。A8MB；B2M；C4M；D16M。135设变址寄存器为X，形式地址为D，某机具有先间址后变址的寻址方式，则这种

45、寻址方式的有效地址为_B_。AEA=(X)+D；BEA=(X)+(D)；CEA=(X)+D)；DEA=X+D。136程序计数器PC属于_B_。A运算器；B控制器；C存储器；DI/O 设备。137计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_C_控制方式。A延长机器周期内节拍数的；B异步；C中央与局部控制相结合的；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式地址变址寄存

46、器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括D同步。138目前在小型和微型计算机里最普遍采用的字母与字符编码是_C_。ABCD 码；B十六进制代码；CASCII码；D海明码。139设寄存器内容为10000000，若它等于-0，则为_A_。A原码；B补码；C反码；D移码。140在下述有关不恢复余数法何时需

47、恢复余数的说法中，_B_是正确的。A最后一次余数为正时，要恢复一次余数；B最后一次余数为负时，要恢复一次余数；C最后一次余数为0时，要恢复一次余数；D任何时候都不恢复余数。141 零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_C_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。142_C_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。143所谓三总线结构的计算机是指_B_。A地址线、数据线和控制线三组传输线。BI/O 总线、主存总统和DMA 总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D设备总线、主存总线和控制总线三组传输线。

48、144某计算机字长是32位，它的存储容量是256KB，按字编址，它的寻址范围是_B_。A128K；B64K；C64KB；D128KB。145主机与设备传送数据时，采用 _A_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D通道。146在整数定点机中，下述第_B_种说法是正确的。A原码和反码不能表示-1，补码可以表示-1；下列说法中是正确的加法指令的执行周期一定要访存加法指令的执行周期一定不访存指令的地址码给出存储器地址的加法指令在执行周期一定访存指令的地址码给出存储器地址的加法指令在执行周期不一定访存垂直型微指令的特点址寄存器内容加上形式地址位移量程序计数器内容加上形式

49、地址变址寄存器内容加上形式地址寄存器内容加上形式地址常用的虚拟存储器寻址系统由两级存储器组成主存辅存主存辅存主存硬盘访问主存时让处于等待状态等的一数据址寄存器计算机操作的最小单位时间是时钟周期指令周期周期中断周期用以指定待执行指令所在地址的是指令寄存器数据计数器程序计数器累加器下列描述中是正确的控制器能理解解释并执行所有的指令及存储结果一台计算机包括B三种机器数均可表示-1；C三种机器数均可表示-1，且三种机器数的表示范围相同；D三种机器数均不可表示-1。147变址寻址方式中，操作数的有效地址是_C_。A基址寄存器内容加上形式地址（位移量）；B程序计数器内容加上形式地址；C变址寄存器内容加上形

50、式地址；D以上都不对。148向量中断是_C_。A外设提出中断；B由硬件形成中断服务程序入口地址；C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址 D以上都不对。149一个节拍信号的宽度是指_C_。A指令周期；B机器周期；C时钟周期；D存储周期。150将微程序存储在EPROM 中的控制器是_A_控制器。A静态微程序；B毫微程序；C动态微程序；D微程序。151隐指令是指_D_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。152当用一个16位的二进制数表示浮点数时，下列方案中第_B_种最好。A阶码取4位（含阶符1位），