数字钟设计(带仿真图)_通信电子-雷达.pdf

《数字钟设计(带仿真图)_通信电子-雷达.pdf》由会员分享，可在线阅读，更多相关《数字钟设计(带仿真图)_通信电子-雷达.pdf（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、-z -数字钟的设计 一设计要求：1）采用 24 小时制，要有时/分/秒显示，显示采用六只 LED数码管分别显示时分秒；2）时、分、秒之间用二极管显示“：”，并每秒种闪烁一次；3）时间的小时、分可手动调整；4）采用+5V 电源供电。二题目分析：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规

2、模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法.三总体方案：数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。计数部分分为一个二十四进制和两个六十进制计数，采用 74HC390 芯片。显示部分，采用 CD4511 译码器，而 CD4511 输出的是高电平有效，所以数码管采用的共阴数码管。校时部分为了防抖动采用了串联 RS触发器。-z -

3、图 1 数字时钟线路原理框图 四原理图设计 我们这次做的数字钟总体分为四个部分，晶体振荡部分、计数部分、译码显示部分和校时部分。示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必

4、须做到准确稳定通常使用石英晶体振荡器电路构成数字钟计数部分分为一个二十四进制和两个六十进制计数采用芯片显示部分采用译码器而输出的是高电-z -图 2 数字时钟整体原理图 五各部分定性说明以及定量计算：（一）晶体振荡部分 由于要产生稳定的 1Hz 的脉冲信号，所以选用石英晶体振荡器。选用的石英晶体振荡器的频率是 32768Hz 的，故需对其分频。用 CD4060 分得 2Hz 的频率后再用 CD4013 双 D触发器得到 1Hz 的频率。原理图如下。图 3 晶体振荡部分原理图 振荡部分使用的元器件主要有：1片 CD4060，1片 CD4013，1个 3276Hz 的晶体振荡器，1个 22 兆欧的

5、电阻，1个 20Pf 和 1个 30Pf 的电容。图 4 CD4013 引脚图 示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字

6、钟计数部分分为一个二十四进制和两个六十进制计数采用芯片显示部分采用译码器而输出的是高电-z -（二）计数部分 时计数采用二十进制，分与秒计数采用六十进制。用 74HC390 芯片计数。图 5 二十四进制原理图 图 6 74HC390引脚图 输入 输出 R01 R02 S91 S92 CPA CPB QD QC QB QA 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 1 示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广

7、泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟计数部分分为一个二十四进制和两个六十进制计数采用芯片显示部分采用译码器而输出的是高电-z -0 1 1 1 0 0 1 R01 R02=0 S91 S92=0 CP 0 二进制计数 0 CP 五进制计数 CP QA 8421 码十进制计数 QD CP 5421 码十进制

8、计数 表 1 74HC390 功能表 CPA接计数脉冲信号，将 QA与 CPB相连，这样就选择了 74HC390 的 8421 码十进制计数。图 7 六十进制原理图 秒个位计数单元为进制计数器，无需进制转换，只需将A与B相连即可。A与Z 秒输入信号相连，C可作为向上的进位信号与十位计数单元的A相连。秒十位计数单元为进制计数器，需要进制转换。将 10 进制计数器转换为进制计数器的电路连接方法如图 7 所示，其中C可作为向上的进位信号与分个位的计数单元的A相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的C作为向上的进位信号应与分十位计数单元的A相连，

9、分十位计数单元的C作为向上的进位信号应与时个位计数单元的A相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为24 进制计数器，不是的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行 24 进制转换。利用片实现 24 进制计数功能的电路如图 5 所示。示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作

10、用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟计数部分分为一个二十四进制和两个六十进制计数采用芯片显示部分采用译码器而输出的是高电-z -（三）译码显示部分 选择作为显示译码电路；选择数码管作为显示单元电路。由CD4511 把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的 LED数码管是采用共阴的方法连接的。图 8 译码显示部分原理图 图 9 共阴数码管引脚图 图 10 CD4511 引脚图 （四）校时部分 数字钟

11、应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟计数部分

12、分为一个二十四进制和两个六十进制计数采用芯片显示部分采用译码器而输出的是高电-z -采用正常计时信号与校正信号可以随时切换的电路接入其中。当开关 J2 打向下时，就选择了对分的校对；J2 打向上，开关 J3 打向下就选择了对时的校对。实际使用时，因为电路开关存在抖动问题，所以一般会接一个 RS 触发器构成开关消抖动电路，所以整个较时电路就如图 10 所示。图 10 校时部分原理图 六在设计过程中遇到的问题及排除措施：1、在做仿真的时候用 1Hz 的输入信号是不能让计数部分和译码显示部分正常工作，必须的采用两百多赫兹或更高的信号才能正常工作。至于其原因，现在也没弄明白。2、计数部分在实验台上接好

13、线后，输入电源进行工作时，发现秒计数正常，为六十进制，而分与时的计数却发生错误，不能计数。对造电路图检查接线，发现接线并未错误。就怀疑是实验台和导线有问题，换了实验台测了每根导线后还是存在先前的问题。快要气馁的时候突然想到是不是电路图有问题，于是检查电路图，终于发现问题的所在。在秒向分传递信号和分向时传递信号的地方出了错，本该接在 Qc 端却都错接在了 Qd端。改正后在实验台上实现了预想的效果。3、晶振部分根据一个现有的原理图在实验台测试后能正常工作，于是焊接到了电路板上，但最后在电路板上晶振却不能起振。也是经过很多分析和探索后，最后发现把并联在石英晶振上的 1兆欧电阻改为 22 兆欧电阻晶振

14、就能正常起振了。七设计心得体会：示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟计数部分分为一个二十四进制和两个六十进制计数采

15、用芯片显示部分采用译码器而输出的是高电-z -通过这次设计并制作实践中，让我明白了先有充分的理论准备再有细致的实践操作，才会在整个过程遇到更少的困难和更好的结果。我们组也是因为对这两点把握的比较好，所以自我感觉比其他组做的更顺利，取得的结果较好。“磨刀不误砍柴工”，这应该成为我们工科学生牢记的并遵行的一句话。参考文献：1 康华光，数字电子技术基础，：高等教育，2008 年 1月。2 蔡忠法，电子技术实验与课程设计，：大学，2003 年 8 月。实物制作成绩（50 分）课程设计报告成绩（40 分）答辩成绩（10 分）总成绩 备注 方案 实物制作 实物效果 方案论证 设计计算、绘图、元器件选型 报

16、告 格式 原理 讲述 问题 回答 示并每秒种闪烁一次时间的小时分可手动调整采用电源供电二题目分析数字钟是一种用数字电路技术实现时分秒计时的装置与机械式时钟相比具有更高的准确性和直观性且无机械装置具有更更长的使用寿命因此得到了广泛的使用数为了了解数字钟的原理从而学会制作数字钟而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用法且由于数字钟包括组合逻辑电路和时序电路通过它可以进一步学习与掌握各种组合逻辑电路与时与标准时间如时间一致故需要在电路上加一个校时电路同时标准的时间信号必须做到准确稳定通常使用石英晶体振荡器电路构成数字钟计数部分分为一个二十四进制和两个六十进制计数采用芯片显示部分采用译码器而输出的是高电