时序逻辑电路设计实验报告.docx

《时序逻辑电路设计实验报告.docx》由会员分享，可在线阅读，更多相关《时序逻辑电路设计实验报告.docx（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、时序逻辑电路设计实验报告实验目的：1.常用组合逻辑电路设计方法2. VHDL设 计思想与调试方法3. LPM元件定制4.电路设计的仿真验证和硬件验证实验要求：学习常用组合逻辑的可综合代码的编写，学 习VHDL语言的编程思想与调试方法，学习 通过定制LPM元件实现逻辑设计，通过波 形仿真及硬件实验箱验证设计的正确与否。实验流程：L利用VHDL代码实现2.利用LPM元件定 制实现3 .运用分析调试工具RTL viewer查看景软件 解释生成的原理图并分析实验具体步骤：1 .利用VHDL代码实现(l)VHDL代码实验具体步骤：L利用VHDL代码实现(l)VHDL 代码实验程序library IEEE

2、;use IEEE.std_logic_l 154.all;entity bijiao ispoic( a2,al; acd logic;b2,bl; acd logic;fl,f2;butter asd logic;f3; out asd logic);end bijiao;archi ceccure bijiao_crch of bi jiao isbeginfl=(a2 and (not b2) or (al and (not bl)and a2) or (al and (not bl)and b2);f2二(b2 and (not a2) or (bl and (notal)and b

3、2) or (al and (not al)and a2);f3=(not(fl or f2);and bijiao_arch;编译结果w twao vtid印tr tr4 % 力乂U 5 e1 library TFFE;2 uj* lEE1.3td_lcgic_116.all;3 H entity bijxac is4 Hpcrc(a2,al:in acd logic:5 b2rbl：m scd_lGjic;6 tlrfirbutfer 3td_lagiu;f：OUt 5ZG. lOQIZl ；8 end bljiic;9 larchlceccure Mjldo-arcD of bi jia

4、o la10 begin11fl-|a2 and Inst b2) Ior |al and mat bl) and&2)cr (al(net blana (not b2) H122*|b2 and Inst &2)1or Ibl and ingt al)a=db2)cr (bi(net all and (cot a2”；13 f3=ncc(fl or f2):14 und bljiao_arch;|）|!叩3中叩中即I即！ “N研编译后的仿真波形（1）结构描述：使用元件例化方法描述硬件构造特 征，定义实现实体的信号与实体的精确互连结构。（2）行为描述：对系统的数学模型，即输入与输出 之间的数学关系进行描述。它是一种高层次的抽象， 不涉及具体的电路元件及其连接，没有电路的意味。用进程语句或并发语句来描述一个电路行为，可以描 述电路各部分之间的复杂关系或相互作用。(3)据流描述：利用数据流及其在电路中的操作来 描述电路；描述了数据流的运动路径和运动结果；是 结构描述和行为描述的结合体，它既不需要有结构描 述中那么多的细节，又不像行为描述那么的抽象。实验心得通过本次实验，掌握了组合逻辑电路设计的方法, 熟悉了 VHDL实现、LPM元件实现以及RTL调试。