ADC采样控制电路设计.docx

《ADC采样控制电路设计.docx》由会员分享，可在线阅读，更多相关《ADC采样控制电路设计.docx（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学生试验报告系别 电子信息学院课程名称EDA 综合试验班级 试验名称 14 无线技术采样掌握电路设计 ADC 试验时间 2023 姓名 年 11月 14 日指导教师学号王红航批改时间成绩 2023 年 月 日报告内容一、试验目的和任务1 学习用状态机对 A/D 转换器ADC0809 的采样掌握电路的实现。二、试验原理介绍ADC0809 是 CMOS 的 8 位 AD 转换器，片内有 8 路模拟开关，可掌握 8 个模拟 量中的一个进入转换器中。ADC0809 的区分率为 8 位，转换时间约 lOOiis,含锁 存掌握的 8 路多路开关，输岀有三态缓冲器掌握，单 5V 电源供电IN3Un IN2=

2、IN1 nIN5CIN7CZ STARTS2e“26I2N5O2423222120w1eAOOA n A008 n AOOC =3D3UD7 n06OECn D5CLOCKF” 04Z3VCW仃 QQ nREF0 12 3 41615 REF-3GMD1n?WOCU0088ALE D1C图&5 ADC0809工作时序主要掌握信号说明：如 8所示STAR 是转换启动信号，高电平有效 AL 位通道选择地址 ADDADDADD信号的锁存信号。当模拟量送至某一入端ININ 等， 位地址信号选择，而地址信号 AL 锁存 EO 是转换状况状态信号类似于 AD574 的STATUS,当启动转换约lOOus

3、后，EOC 产生一个负脉冲，以示转换完毕； 在 EOC 的上升沿后，假设使输出访能信号 OE 为高电平，则掌握翻开三态缓冲器， 把转换好的 8 位数据结果输至数据总线。至此 ADC0809 的一次转换完毕了。三、设计代码(或原理图)、仿真波形及分析module ADC0809(D,CLK,EOC.RST.ALE.START.OE.ADDA.QXOCK T): mput7:0 D:-来自 0809 转换好的 8 位数据input CLK.RST：时钟和复位信号input EOC:output ALE; output START.OE;output ADDA,LOCK_T; output 7:0

4、Q;reg ALE.START.OE;reg7:0REGL;/数据锁存输出parameter s0=0,sl=l,s2=2,s3=3,s4=4:宦义各状态 /类型reg4:0 cs next_state;?reg LOCK;always (posedge CLK or posedge RST) 时序过程beginif(RST) cs=sO; else cs=next_state; endalways (posedge LOCK)/存放器过程if(LOCK) REGL=D;assign ADDA=0; assign ADDB=0; assign Q=REGL; assign LOCK_T=LOC

5、K;always (cs or EOC) begin组合过程case(cs) sO:next_state=sl;sl:next state=s2;-sZiiREOCnhlbl) next_state=s3; else next_state=s2;s3:next state=s4;HMo O T O Hw o o H.UJl vmw) QqHO O T O H WOVmw) Qq “sT nO w)H Qw qo /o sHw a s oHwo o W V J L So的TVUT M E寸二sp二“wasPEPEo H HsP Eo 2ooo m w o o U J L空Hs oUry oopg

6、q= 34s QPPEHJ W V Hs o HelPEo H M Q O TOm g 二O e oo 的 二v H; o HH T O lm TVQM从硬件仿真中，可以得到几组数据输出数字量模拟电压量0.32 0F0.65 IF0.94 2F 1.203F当输出数字量不同时，它的电压量也就不同。其实就是数模转换过程。四、试验结论与心得通过本次试验，进一步把握了状态机的verilog 设计方法和设计仿真工具的使用，学习层次化设 计方法。生疏了状态机的设计思路和方法，通过对仿真波形的分析，对ADC0809 掌握 A/D 转换 有了更深的理解。试验中通过 A/D 转换将模拟信号转换为数字信号。通过引脚的锁定，我们最终 能够在试验箱上看到仿真的结果。一分耕耘一分收获，只有自己动手做了才能够明白其中的意义。