EDA技术实验教案.docx

《EDA技术实验教案.docx》由会员分享，可在线阅读，更多相关《EDA技术实验教案.docx（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、课 程 教 案课程名称： 任课教师： 所属院部： 教学班级：EDA 技术试验王小虎电气与信息工程学院自本 1201-02教学时间：20232023 学年其次学期湖 南 工 学 院课程根本信息课程EDA 技术试验名称课程代码学分G0290534 1类别必修课 选修课 理论课 试验课任课王小虎职称讲师教师总计：16学时讲课：学时试验：16学时上机：16学时课程设计：周授课对象课程简介不超过1000字根本教材和主要参考资料专业班级： 自本 1201-02共2个班EDA 技术是一门综合性学科，它融合多学科于一体，又渗透于各学科之中，打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率和产品

2、性能合二为一，它代表了电子设计技术和应用技术的进展方向。EDA 技术试验课程是 EDA 技术理论的重要实践教学环节，本试验对培育学生力气要求：1、通过试验强化学生的工程实践训练，培育学生的工程设计、试验调试、综合分析及计算机仿真应用力气，培育学生严谨的科学作风，为今后能设计更大规模的电路系统打好根底。2、依据教学打算，本学期 EDA 技术试验课程共开设 8 个试验工程，每个试验工程 2 学时，共计 16 学时。具体安排依次为:原理图的绘制, PCB 板的制作，有时钟使能的二位十进制计数器原理图输入设计，7 段数码显示译码器设计，数控分频器的设计，循环彩灯把握器的设计，四位十进制数字频率计的设计

3、，频率计的综合设计共八个试验。3、通过本课程试验教学使学生能把握自顶向下的设计方法，将系统分解为各个模块，使用 VHDL 语言对硬件设计进展说明、建模、规律及构造综合、行为及功能仿真、硬件测试等最终完成设计。4、学生在完成每个试验工程后，要求认真撰写试验报告试验名称、目的要求、设计步骤、试验电路、试验结果及试验结果分析、总结与争论，并鼓舞学生在报告中发表自己的独到见解和所做的试验创。教材：理论教材：潘松 黄继业编著. EDA 技术有用教程. 科学出版社, 第三版. 试验教材：自编 EDA 技术试验指导书参考书1 王振红主编.VHDL 数字电路设计与应用实践教程. 机械工业出版社, 2023.2

4、 谭会生主编. EDA 技术根底。湖南大学出版社, 2023。3 李国丽 朱维勇等编著. EDA 与数字系统设计. 机械工业出版社, 2023.湖南工学院教案用纸P1试验一 原理图的绘制一、本次课主要内容绘制一张完整的电源电路原理图. 1绘制电源电路的原理图，并填上正确的封装，完成后将文件存盘。2对完成的电路图进展ERC 校验，假设有错误，则加以改正，直到校验无误后， 存盘.2. 对修改后的电路图进展编译，产生网络表文件，将网络表文件存盘后退出3. 依据以上的试验内容写出试验报告，并将绘制好的完整电源电路图打印出来贴在报告中，分析试验过程中遇到的问题，总结用到的学问点。二、教学目的与要求1.

5、娴熟把握 PROTEL99 的根本操作。2. 学会绘制电路原理图。3. 把握电路图的 ERC 校验、电路错误修改和网络表的生成三、教学重点难点重点：调用元件；创立原理图元件库；网络标号。难点：原理图元件库的创立四、教学方法和手段承受课堂讲授或许 20 分钟时间，对原理图绘制的方法与技巧运用多媒体进展演示、制作教学幻灯片。五、作业与习题布置写出完整的试验报告，并答复下面问题。1、为什么要给元器件定义封装形式？是否全部原理图中的元器件都要定义封装 形式？2、放置元器件时系统提示没有翻开元器件库，应如何解决？3、使用网络标号时应留意哪些问题？4、总线和一般连线有何区分？使用中应留意哪些问题？1湖南工

6、学院教案用纸P2试验一 原理图的绘制一、试验目的（1） 娴熟把握 PROTEL99 的根本操作。（2） 学会绘制电路原理图。（3） 把握电路图的 ERC 校验、电路错误修改和网络表的生成。二、试验内容与步骤（1） 建文档，设置参数的根本操作。进入 ADVANCED SCHEMATIC，建一张原理图，并设置它的工作空间参数和文档参数。其中，电路图大小设置为 A4， 横向放置，标题栏选择标准标题栏，栅格大小均选为 20mil。（2） 装入元器件库。执行相关命令，（3） 放置元器件。依据如图 1-1 所示，从元器件库中放置相应的元器件到电路图中，并对元器件做移动，旋转等操作，同时进展属性设置。各元器

7、件的元器件标号及标称值均承受小四号宋体，完成后将文件存盘。（4） 全局修改。利用SCH 的全局修改功能，将图 1-1 中电阻的标号和标称值均由小四号宋体改为五号黑体，并将电阻的编号 R*由大写改为小写 r*，完成后将文件改名存盘。（5） 绘制电源电路图。依据如 1-1 所示，绘制电源电路的原理图，并填上正确的封装，完成后将文件存盘。（6） 对完成的电路图进展 ERC 校验，假设有错误，则加以改正，直到校验无误后， 存盘（7） 对修改后的电路图进展编译，产生网络表文件，将网络表文件存盘后退出2123456湖南工学院教案用纸LED1LED3LED3LEDLEDLEDCCLM117-3.3+5VU1

8、1J112J7+12V 121C1VinD N GLM7812+12V3U311C5C7VinD N GLM7805+5V332R1R3R5C9VINDN GVOUTC12C1112.K470300+5VC301.uF01.uF 47uFJ212J8+12V 12470uF12200uF 01.uF22470uF2+12V1+5V+5VB2+3.3V1 T122J312J9-12V 12220V33123K1 42 53 64546C AV-C AV+244518:15-5V-12VKAIGUANBRIDGE3J1012BBJ1111C2C4C6C8C101201.uFD N GVinU201

9、.uF2200uF470uF2-12VLM791232D N GVinU4470uF-5VLM79053J1212DDP3J4+5V1-12VR2R4212.K470J5+3.3V 12-5VLED2 LEDLED4 LEDJ6+3.3V 12-5V3A三.仪器设备计算机,打印机图 1-1 电源电路图TitleSize BDate: File:ANumberRevision5- Mar-2023Sheet ofF:全国电子2竞01赛1培训2023_DEDraAwn3电.B3Vy源:电源.DDB1四.思考题23456（1） 为什么要给元器件定义封装形式？是否全部原理图中的元器件都要定义封装形式？

10、（2） 放置元器件时系统提示没有翻开元器件库，应如何解决？（3） 使用网络标号时应留意哪些问题？（4） 总线和一般连线有何区分？使用中应留意哪些问题？湖南工学院教案用纸P4教学后记：4湖南工学院教案用纸P5试验二 单面板的制作一、本次课主要内容1. 导入试验一中己完成的电源电路的原理图 .设置好相关的参数,绘制好电源电路 PCB 图.将文件存盘退出.2. 将绘制好的 PCB 图打印出来贴在报告中.3. 制作电源实物二、教学目的与要求1. 娴熟把握 PCB 的根本操作。2. 根本把握 PCB 元器件库的编辑方法。3. 把握单面板的制作。三、教学重点难点重点：图纸参数设置;调用 PCB 元件；创立

11、PCB 元件库；元件布局与排列;网络走线.难点：元件布局与走线留意：单面板走线不能有穿插,布线前元件布局时尽量不能有飞线穿插四、教学方法和手段承受课堂讲授(或许 20 分钟时间)，对 PCB 板图绘制的方法与技巧运用多媒体进展演示、并制作教学幻灯片,并制作教学幻灯片。其余时间指导学生上机操作,并解答学生提问.五、作业与习题布置答复下面问题:1. 简述自动布局的步骤。2. 自动布线前,要进展哪些设置?3. 何种类型的电路，在设计印制板时要使用铺铜?写出完整的试验报告:要求制作直流稳压电源系统实物，能输出+5V、-5V、+12V、-12V、+3.3V5湖南工学院教案用纸P6试验二 单面板的制作一、

12、试验目的(1) 娴熟把握 PCB 的根本操作。(2) 根本把握 PCB 元器件库的编辑方法。(3)把握单面板的制作。(4) 绘制出电源 PCB 图单面板二、试验内容(1) 进入 SCH ，翻开在试验一中己完成的电源电路的原理图(图 1-1)，设置好电路图中各元器件的封装，执行相关菜单命令，生成此电路图的网络表。(2) 建一个 PCB 文件,翻开标准元器件库,设置好工作空间参数和文档参数,其中信号层选择底层,将此文件更名为 dydl.PCB 保存.(3) 在制止布线层上绘制电路幅员的边框,给边框加上尺寸标注.(4) 调入电源电路的网络表 ,假设网络表中存在错误 ,则加以修改 ,完全正确后 ,按下

13、EXECUTE 按钮确定.(5) 通过自动布局以及人工调整的方法，合理布局元器件，布局调整时应尽量削减飞线穿插。(6) 设置设计规章，其中，电源以及接地线要求的铜膜线宽最小为30mil,最大为40mil, 其余的线宽均为 10mil.(7) 执行手动布线，并参考自动布线。(8) 在 PCB 中，生成此电路板图的网络表，重回到 SCH 中，与原理图的网络表进展比较，假设觉察不符，查找缘由，加以改正。(9) 进展 DRC 检查，生成报告文件，假设有错误，则加以修改。(10) 给电路板图加上铺铜，铺铜与地相连，并且去除死铜，最终完成电源电路印制电路图，将文件存盘退出.(11) 打印电路图三、思考题(

14、1) 简述自动布局的步骤。(2) 自动布线前,要进展哪些设置?(3) 何种类型的电路，在设计印制板时要使用铺铜?四、作业要求：要求制作直流稳压电源系统实物，能输出+5V、-5V、+12V、-12V、+3.3V6湖南工学院教案用纸名称规格数量单价元合计P7要求在实物上敷铜表示出班级、姓名、学号、制作日期没有者不计成绩。器材名称规格单价元所需数量1 卷总计焊锡丝松香0.8mm50g10g一盒三氯化铁无水、粉末状的500 克1 袋PCB 板子双面200mm*150mm*1.5mm1 块0.8mm2 根打孔针直柄麻花钻1.2mm1 根砂纸1 张总计另：微型钻台 1 台，电熨斗 1 台 可每个班共用 1

15、 台表 1.1电路板所需要的器材表 1.2电源元器件清单变压器(中心轴头)12V 输出 20w1六角开关6mm*6mm1电解质电容25v2200uF2电解质电容25v470uF4瓷片电容1044LM7812TO-2201LM7912TO-2201LM7805TO-2201LM7905TO-2201LM1117-3.3TO-2631发光二极管0.5mm5电阻470、1k2电阻3001单排针1散热片7805 用4散热片固定螺钉、螺帽4整流桥2W102A/1000V17湖南工学院教案用纸P8220V 电源插头线总计1 米18湖南工学院教案用纸P9教学后记：9湖南工学院教案用纸P 10试验三 有时钟使

16、能的两位十进制计数器原理图输入设计一、本次课主要内容设计一个有时钟使能的两位十进制计数器，在 Quartus II 软件平台上绘制出完的电路原理图，并进展编译，仿真，测试。二、教学目的与要求1. 把握带有时钟输入的数字电路原理图输入设计方法；2. 进一步把握时序波形的真；3. 了解 VHDL 初步的根本学问。4.依据以上的试验内容写出试验报告，并将仿真波形图打印出来贴在报告中， 分析试验过程中遇到的问题，总结用到的学问点三、教学重点难点重点: Quartus II 使用,文件命名与保存, 调元件库,网络标号,总线设置,波形仿真难点: 波形仿真,总线设置,四、教学方法和手段承受课堂讲授(或许 2

17、0 分钟时间)，对 Quartus II 软件的使用方法运用多媒体进展演示、并制作教学幻灯片。其余时间指导学生上机操作,并解答学生提问.试验设备：EDA 系统箱一台，装有 PROTEL 软件的计算机一台，打印机一台五、作业与习题布置1、对仿真波形结果进展分析。2、用 VHDL 编写有时钟输入的两位十进制计数器源程序。3、写出完整的试验报告10湖南工学院教案用纸P 11试验三 有时钟使能的两位十进制计数器原理图输入设计一.试验目的把握带有时钟输入的数字电路原理图输入设计方法； 进一步把握时序波形的真；了解 VHDL 初步的根本学问。二.试验原理与步骤1. 试验步骤见第五章第一节介绍的方法。图 3

18、-1用 74390 设计一个有时钟使能的两位十进制计数器原理2. 电路设计原理：频率计设计的根本步骤与上一个试验介绍的完全一样，只是需要考虑从哪一个电路模块开头。图 3-3 从Help 中了解 74390 的具体功能图 3-2 调出元件 743901、设计电路原理图，频率计的核心元件之一是含有时钟使能及进位扩展输出的十进制计数器。为此这里拟用一个双十进制计数 74390 和其它一些关心元件来完成。电路11湖南工学院教案用纸P 12原理图如图 2-1 所示。图中，74390 连接成两个独立的十进制计数器，待测频率信号clk 通过一个与门进入 74390 的计数器 1 的时钟输入端 1CLKA，与

19、门的另一端由计数使能信号 enb 把握：当enb = ”1” 时允许计数；enb = ”0” 时制止计数。计数器1 的 4 位输出 q3、q2、q1和 q0并成总线表达方式即q3.0，由图 2-1 左下角的 OUTPUT 输出端口向外输出计数值，同时由一个 4 输入与门和两个反相器构成进位信号进入第2 个计数器的时钟输入端 2CLKA。第 2 个计数器的 4 位计数输出是 q7、q6、q5和 q4，总线输出信号是 q7.4。这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一个 6 输入与门和两个反相器产生，由 cout 输出。clr 是计数器的清零信号。2、计数器电路实现，在此首先从实

20、现图 3-1 所示的电路的绘制和测试开头，用鼠标双击“Enter Symbol”窗中 Symbol Libraries 栏的 e:maxplus2max2libmf 的宏功能元件库，于是可以在 Symbol Files 栏中看到绝大多数 74 系列的元件图 3-2。这些器件的具体功能及其它们的规律真值表可以通过查阅 “Help”选项来获得。为了查阅74390 的功能，可如图3-3 所示，在 Help 菜单中选 Old-Style Macrofunctions 项，然后选 Counters 项。图 3-4 两位十进制计数器工作波形向原理图编辑窗中调入宏功能元件如图 3-2 所示，直接在上端的 S

21、ymbol Name 栏中键入器件的名称，如74390 等，然后点击OK 键即可。假设要了解74390 内部的状况，可以用鼠标在其上双击。最终依据图2-1 在原理图编辑窗中完成该电路的全部绘制。绘制过程中应特别留意图形设计规章中信号标号和总线的表达方式：假设将一根细线变成以粗线显示的总线，可以先将其点击使其变成红色，再选 Option 选项中的 Line Style ；假设在某线上加信号标号，也应当在该线某处点击使其变成红色，然后键入标号名称，标有一样标号的线段可视作连接线段，但可不必直接连接。对于以标号方式进展总线连接可以如图 3-1 那样。例如一根 8 位的总线 bus1(7.0)12湖南

22、工学院教案用纸P 13欲与另 3 根分别为 1、3、4 位的连线相接，它们的标号可分别表示为 bus1(0)，bus1(3.1)， bus1(7.4)。3、波形仿真，依据第一章介绍的流程能够很简洁地得到图 2-1 电路的仿真波形图3-4。由波形图 3-4 可见，图 2-1 电路的功能完全符合原设计要求：当 clk 输入时钟信号时，clr 信号具有清 0 功能，当 enb 为高电寻常允许计数，低电寻常制止计数； 当低 4 位计数器计到 9 的向高 4 位计数器进位，另外由于图 3-4 中没有显示高 4 位计数器计到 9，故看不到 count 的进位信号。假设本设计电路的存盘文件名为 conter

23、8.gdf ，则依据步骤 5 的第 9 段介绍的方法，将此项设计包装成一个元件存入库中以备后用，该电路对应的元件名是 conter8 。三、试验留意事项1、输入文件名不能用汉字或关键字、非法字符；2、留意文件在编译连接时的路径；3. 留意引脚安排与对应的 FPGA 芯片相匹配；4. 留意信号标号与总路线的表达方式。四、试验设备EDA 系统一套，计算机一台，打印机一台五、试验思考1. 用 VHDL 编写有时钟输入的两位十进制计数器源程序。2. 对仿真波形结果进展分析。13湖南工学院教案用纸P 14教学后记：14湖南工学院教案用纸P 15试验四 7 段数码显示译码器的设计一、本次课主要内容设计一个

24、 7 段数码显示译码器，能够显示 0-9，A-F 数字。1编写 7 段数码显示译码器的 VHDL 源程序；2.在 Quartus II 上进展编译、综合、适配、仿真测试，引脚锁定、下载测试。二、教学目的与要求1. 学习 7 段数码显示译码器的设计方法；2. 把握多层次的 VHDL 程序设计方法。三、教学重点难点重点: Quartus II 使用,文件命名与保存,波形仿真，配置器件的选择与设置难点: 配置器件的选择与设置，波形仿真,。四、教学方法和手段承受课堂讲授(或许 20 分钟时间)，对 QUARTUSII 软件的使用方法运用多媒体进展演示、并制作教学幻灯片。其余时间指导学生上机操作,并解答

25、学生提问.五、作业与习题布置写出完整的设计性试验报告。试验报告内容包括：程序设计、软件编译、仿真分析、硬件测试和具体试验过程；硬件测试分析报告、仿真波形图及其分析报告。争论语句 WHEN OTHERS=NULL 的作用。对于不同的 VHDL 综合器，此句是否具有一样含义和功能？15湖南工学院教案用纸P 16试验四 7 段数码显示译码器的设计一、设计目的1. 学习 7 段数码显示译码器的设计方法；2. 把握多层次的 VHDL 程序设计方法。二、设计要求1. 编写 7 段数码显示译码器的 VHDL 源程序；2. 在 Quartus II 上进展编译、综合、适配、引脚锁定、下载测试；3. 进展仿真波

26、形的测试；4. 写出设计性试验报告。三、设计原理说明1、试验原理说明：7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系列的器件只能作十进制 BCD 码译码，然而数字系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 16 进制数的译码显示，最便利的方法就是利用 VHDL 译码程序在 FPGA 或 CPLD 中实现。本项试验很简洁实现这一目的。例6-21 作为 7 段 BCD 码译码器的设计，输出信号LED7S 的 7 位分别接如图6-21 数码管的 7 个段，高位在左，低位在右。例如当LED7S 输出为 “1101101“ 时， 数码管的

27、 7 个段：g、f、e、d、c、b、a 分别接 1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5。”2、引脚锁定以及硬件下载测试提示：建议选试验电路模式 6，用数码 8 显示译码输出PIO46-PIO40，键8、键7、键6、键 5 四位把握输入，硬件验证译码器的工作性能。四、试验设备EDA 系统一套，计算机一台，打印机一台五、试验报告要求依据以上的试验内容写出试验报告，包括程序设计、软件编译、仿真分析、硬件测试和具体试验过程；设计原程序，程序分析报告、仿真波形图及其分析报告。六、试验思考和总结1. 争论语句 WHEN OTHERS=NULL 的作用。对于不同的 VHDL 综合

28、器，此句是否具有一样含义和功能？2. 用 VHDL 例化语句参考试验 2按图 3-25 的方式，以本章第一节试验三和本节试验一为底层元件，完成顶层文件设计，并重复以上试验过程。留意图3-25 中16湖南工学院教案用纸P 17的 tmp 是 4 位总线，led 是 7 位总线。对于引脚锁定和试验，建议仍选试验电路模式6，用数码 8 显示译码输出，用键 3 作为时钟输入每按 2 次键为 1 个时钟脉冲，或直接时钟信号 clock0。图 4-1 计数器和译码器连接电路的顶层文件原理图3. 对试验思考 2 进展分析和总结。17湖南工学院教案用纸P 18教学后记：18湖南工学院教案用纸P 19试验五 数

29、控分频器的设计一、本次课主要内容设计一个能实现数控分频的分频器。1. 编写数控分频器的 VHDL 源程序；2. 在 Quartus II 上进展编译、综合、适配、引脚锁定、下载测试；3. 输入不同的 CLK 和预置值进展仿真波形的测试；二、教学目的与要求1. 学习数控分频器的设计、分析、测试方法；2. 结实把握用 VHDL 语言编写程序的方法和技巧。3. 频率可选 65536Hz 或更高确保分频后落在音频范围；三、教学重点难点重点: 实体与构造体的关键词及进程的使用，分频的原理，波形仿真，配置器件的选择与设置，程序设计中进程的作用难点: 配置器件的选择与设置，分频器的原理。四、教学方法和手段承

30、受课堂讲授(或许 20 分钟时间)，对分频器的原理及 VHDL 程序编写方法运用多媒体进展演示、并制作教学幻灯片。其余时间指导学生上机操作,并解答学生提问. 五、作业与习题布置对所完成的试验进展总结和分析并写出完整的设计性试验报告。试验报告内容包括：程序设计、软件编译、仿真分析、硬件测试和具体试验过程.19湖南工学院教案用纸P 20试验五 数控分频器的设计一、设计目的1. 学习数控分频器的设计、分析、测试方法；2. 结实把握用 VHDL 语言编写程序的方法和技巧。二、设计要求1、编写数控分频器的 VHDL 源程序；2、在 Quartus II 上进展编译、综合、适配、引脚锁定、下载测试；3、输

31、入不同的 CLK 和预置值进展仿真波形的测试；4、写出设计性试验报告。三、设计原理说明1. 试验原理说明：数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，可用计数值可并行预置的加法计数器设计完成， 方法是将计数溢出位与预置数加载输入信号相接即可。2. 引脚锁定及下载测试提示：假设目标器件是 EPF10K10，建议选试验电路模式1，键 2 / 键 1PIO7-PIO0负责输入 8 位预置数 D；CLK 由 clock0 输入，频率可选65536Hz 或更高确保分频后落在音频范围；输出 FOUT 接扬声器SPKER：PIN3。编译下载后进展硬件测试：转变键 2

32、/ 键 1 的输入值，可听到不同音调的声音。四、试验设备EDA 系统一套，计算机一台，打印机一台五、试验报告要求依据以上的试验内容写出试验报告，包括程序设计、软件编译、仿真分析、硬件测试和具体试验过程；设计原程序，程序分析报告、仿真波形图及其工程分析。六、试验思考和总结1. 阐述程序设计中进程的作用。2. 对所完成的试验进展总结和分析。3. 写出完成时钟上升沿的语句。附：数控分频器的设计程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;20湖南工学院教案用纸P 21ENTITY PULSE IS

33、PORT (CLK: IN STD_LOGIC;D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); FOUT : OUT STD_LOGIC);END;ARCHITECTURE one OF PULSE IS SIGNALFULL : STD_LOGIC;BEGINP_REG: PROCESS(CLK)VARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0); BEGINIF CLK”EVENT AND CLK = ”1” THEN IF CNT8 = “11111111“ THENCNT8 := D;-当 CNT8 计数计满时，输入数据 D

34、 被同步预置给计数器 CNT8 FULL = ”1”; -同时使溢出标志信号 FULL 输出为高电平ELSECNT8 := CNT8 + 1;-否则连续作加 1 计数FULL = ”0”;-且输出溢出标志信号FULL 为低电平END IF;END IF;END PROCESS P_REG ; P_DIV: PROCESS(FULL)VARIABLE CNT2 : STD_LOGIC; BEGINIF FULL”EVENT AND FULL = ”1”THENCNT2 := NOT CNT2;-假设溢出标志信号 FULL 为高电平，D 触发器输出取反IF CNT2 = ”1” THENFOUT

35、= ”1”; ELSEFOUT = ”0”;END IF;END IF;END PROCESS P_DIV ;END;21湖南工学院教案用纸P 22教学后记：22湖南工学院教案用纸P 23试验六循环彩灯把握器的设计一、本次课主要内容设计一种楼梯照明把握器，该把握器把握红、绿、黄三个发光管循环发光，要求红灯亮 2 秒，绿灯亮 3 秒，黄灯亮 1 秒。二、教学目的与要求1. 学习用状态机设计特色电路；2. 把握用 VHDL 语言编写状态机程序的方法和技巧。三、教学重点难点重点: 实体与构造体的关键词及进程的使用，彩灯的工作过程，波形仿真，配置器件的选择与设置，程序设计中状态机的设置。难点: 配置器

36、件的选择与设置，状态机的设置四、教学方法和手段承受课堂讲授(或许 20 分钟时间)，对彩灯的工作过程及 VHDL 程序编写方法运用多媒体进展演示、并制作教学幻灯片。其余时间指导学生上机操作,并解答学生提问.五、作业与习题布置对所完成的试验进展总结和分析并写出完整的设计性试验报告。试验报告内容包括：程序设计、软件编译、仿真分析、硬件测试和具体试验过程， 设计原程序，程序分析报告、仿真波形图及其工程分析。23湖南工学院教案用纸P 24试验六循环彩灯把握器的设计一、设计目的1、学习用状态机设计特色电路；2、结实把握用 VHDL 语言编写状态机程序的方法和技巧。二、设计要求1、编写循环彩灯把握器的 V

37、HDL 源程序；2、在 Quartus II 上进展编译、综合、适配、引脚锁定、下载测试；3、在 Quartus II 上进展波形仿真的测试；4、写出设计性试验报告。三、设计说明1、设计一种楼梯照明把握器，该把握器把握红、绿、黄三个发光管循环发光， 要求红灯亮 2 秒，绿灯亮 3 秒，黄灯亮 1 秒。2、引脚锁定及下载测试提示：假设目标器件是 EPF10K10，自行锁定引脚。3、设计的 VHDL 程序所用时钟频率为 1HZ。四、试验设备EDA 系统一套，计算机一台，打印机一台五、试验报告要求依据以上的试验内容写出试验报告，包括程序设计、软件编译、仿真分析、硬件测试和具体试验过程；设计原程序，程

38、序分析报告、仿真波形图及其工程分析。24湖南工学院教案用纸P 25教学后记：25湖南工学院教案用纸P 26试验七 四位十进制频率计的设计一、本次课主要内容1. 设计一个 4 位十进制的频率计。其频率测量范围为 09999HZ，测量单位为HZ；2. 编写频率计的 VHDL 源程序，并进展编译、引脚锁定、下载测试；3. 进展频率计仿真波形的测试与分析；二、教学目的与要求1. 把握计数器的设计方法；2. 学习较简洁的数字系统的设计方法；3. 把握实现时钟上升沿的设计方法。三、教学重点难点重点: 实体与构造体的关键词及进程的使用，频率计的工作过程，波形仿真，配置器件的选择与设置，程序设计中状态机的设置

39、。难点: 配置器件的选择与设置，状态机的设置四、教学方法和手段1、承受课堂讲授(或许 20 分钟时间)，对四位频率计的工作过程及 VHDL 程序编写方法运用多媒体进展演示、并制作教学幻灯片。其余时间指导学生上机操作 , 并解答学生提问.五、作业与习题布置对所完成的试验进展总结和分析并写出完整的设计性试验报告。试验报告内容包括：程序设计、软件编译、仿真分析、硬件测试和具体试验过程，设计原程序，程序分析报告、仿真波形图及其工程分析。26湖南工学院教案用纸P 27试验七 四位十进制频率计的设计一、试验目的1. 把握计数器的设计方法；2. 学习较简洁的数字系统的设计方法；3. 把握实现时钟上升沿的设计

40、方法。二、设计要求1、编写 4 位十进制计数器的 VHDL 源程序,其频率测量范围为 19999HZ，测量单位为 HZ；2、进展编译、引脚锁定、下载测试；3、进展频率计仿真波形的测试与分析；4. 写出设计性试验报告。三、设计原理与电路说明图 71 四位十进制频率计顶层文件原理图1、试验原理：依据频率的定义和频率测量的根本原理，测定信号的频率必需有一个脉宽为 1 秒的对输入信号脉冲计数允许的信号；1 秒计数完毕后，计数值锁入锁存器的锁存信号和为下一测频计数周期作预备的计数器清 0 信号。这 3 个信号可以由27湖南工学院教案用纸P 28一个测频把握信号发生器产生，如图 1 中的 TESTCTL，

41、它的设计要求是，TESTCTL 的计数使能信号 CNT_EN 能产生一个 1 秒脉宽的周期信号，并对频率计的每一计数器 CNT10 的 ENA 使能端进展同步把握。当 CNT_EN 高电寻常，允许计数；低电寻常停顿计数，并保持其所计的脉冲数。在停顿计数期间，首先需要一个锁存信号 LOAD 的上跳沿将计数器在前 1 秒钟的计数值锁存进各锁存器 REG4B 中，并由外部的 7 段译码器译出，显示计数值。设置锁存器的好处是，显示的数据稳定，不会由于周期性的清零信号而不断闪耀。锁存信号之后，必需有一清零信号RST_CNT 对计数器进展清零，为下 1 秒钟的计数操作作预备。其工作时序波形如图 2。图 7

42、-2 频率计测频把握器TESTCTL 测控时序图2、引脚锁定以及硬件下载测试提示：假设目标器件是 EPF10K10，建议选试验电路模式 0，4 个数码管数码 4-1：PIO31-PIO16显示测频输出；待测频率输入 FIN 由clock0 输入，频率可选 4Hz、256HZ . . .或更高；1HZ 测频把握信号F1HZ 可由clock2输入用电路帽选选 1Hz。四、试验设备EDA 系统一套，计算机一台，打印机一台五、试验报告要求依据以上的试验内容写出试验报告，包括程序设计、软件编译、仿真分析、硬件测试和具体试验过程；设计原程序，程序分析报告、仿真波形图及其工程分析。六、试验思考和总结1. 说明图 7-14 位十进制频率计的工作原理。2. 将频率计扩展为 8 位十进制频率计，并在速度上赐予优化，使其能测出更高的频率。28湖南工学院教案用纸P 29教学后记：29湖南工学院教案用纸P 30试验八 数字频率计的综合设计一、本次课主要内容设计一个