2023计算机专业基础计算机组成原理部分真题答案.docx

《2023计算机专业基础计算机组成原理部分真题答案.docx》由会员分享，可在线阅读，更多相关《2023计算机专业基础计算机组成原理部分真题答案.docx（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2023计算机专业基础计算机组成原理部分真题12、假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为10时间。若CPU速度提高50%, 10速度不变，则运行基准程序A所耗费的时间是（D ）oA、55 秒 B、60 秒 C、65 秒 D、70 秒CPU速度提高0.5即速度为L5,指令执行的周期数不变 假设原时钟周期为1,则指令 所用为CPU的时间为90二时钟周期数*1 时钟周期数二90 现在所用时间 为时钟周期数* 时钟周期二时钟周期数+ l.5=90 + L5=60秒所以时间为10+60=7013、假定编译器规定int和short类型长度分别为32位和16位，执行下

2、列C语言语句:UnsignedUnsignedshortint得到y的机器数为（A、0000 7FFAHx=65530;Y=x；B)B、0000 FFFAHC、FFFF 7FFAHD、FFFF FFFAH14、float类型（即IEEE754单精度浮点数格式）能表示的最大正整数是：DA、2126-2103B、2i27-2i04C、2127-2103D、2128-210415、某计算机存储器按字节编址，采纳小端方式存放数据，假定编译器规定int型和short 型长度分别为32位和16位，并且数据按边界对齐存储。某c语言程序段如下：StructInt a;Char b;Short c;record

3、;Record.a=273;若record变量的首地址为0xC008,则地址0xC008中内容及record.c的地址分别为：DA、 0x00、 0XC00D B、 0x00 0XC00E C、 0x11、 0XC00D D、 0x11、 0XC00E16、下列关于闪存（Flash Memory）的叙述中，错误的是：AA、信息可读可写，并且读、写速度一样快B、存储元由M0S管组成，是一种半导体存储器C、电后信息不丢失，是一种非易失性存储器D、采纳随机访问方式，可替代计算机外部存储器17、假设某计算机按字编址，cache有4个行，cache和主存之间交换的块大小为1个字。 若caceh的内容初始

4、为空，采纳2路组相联映射方式和LRU替换算法，当访问的主存地址依 次为0,4, 8,2, 0,6, 8,6, 4,8时,命中cache的次数是：AA、 1 B、 2 C、 3 D、 418、某计算机的限制器采纳微程序限制方式，微指令中的操作限制字段采纳干脆编码法，共 有33个微吩咐，构成5个互斥类，分别包含7,3, 12,5和6个微吩咐，则操作限制字段至 少有： CA、5 位 B、6 位 C、15 位 D、33 位19、某同步总线的时钟频率为100MHz,宽度为32位，地址/数据线复用，每传输一个地址 或数据占用一个时钟周期。若该总线支持突发(猝发)传输方式，则一次“主存写”总线事务 传输12

5、8位数据所须要时间至少是：CA、20ns B、40ns C、50ns D 80ns20、下列关于USB总线特性的描述中，错误的是：DA、可实现外设的即插即用和热拔插B、可通过级联方式连接多台外设C、是一种通信总线，可以连接不同的外设D、同时可传输2位数据，数据传输率高21、下列选项中，在10总线的数据线上传输的信息包括DI、|0接口中的吩咐字II、10接口中的状态字III、中断类型号a、仅 I、II b、仅 I、in c、仅n、m d、I、n、m22、响应外部中断的过程中，中断隐指令完成的操作，除爱护断点外，还包括：BI、关中断II、保存通用寄存器的内容III形成中断服务程序入口地址并送PCa

6、、仅 i、ii b、仅 i、in c、仅n、m d、i、n、in应用题43、(11分)假定某计算机的CPU主频为80MHZ, CPI为4,并且平均每条指令访存L5次， 主存与cache之间交换的块大小 为16B, Cache的命中率为99%,存储器总线宽度为32位。 请回答下列问题。(1)该计算机的MIPS数是多少？平均每秒cache缺失的次数是多少？在不考虑DMA传送 的状况下，主存带宽至少达到多少才能满意CPU的访存要求？因CPI为4即每条指令平均须要4个时钟周期数，则每秒能执行的指令条数为14-(4T)=f 4=80 + 4=20M 即 MI PS=20M I PS计算机每秒访问内存次数

7、为1.5X20M=30Mcache命中率为99%,则平均每秒cache缺失的次数为 30M X (1-0.99”30M X 0.01=3 X 105主存带宽应能满意每秒访问内存为二3又1。5 ,则带宽为二3X 105义16B/S=4.8X 106BPS=4.8MBPS假定在cache缺失的状况下访问主存时，存在0.0005%的缺页率，则CPU平均每秒产生 多少次缺页异样？若页面大小为4KB,每次缺页须要访问磁盘，访问磁盘时DMA传送采纳 周期挪用方式，磁盘10接口的数据缓冲寄存器为32位，则磁盘10接口平均每秒发出的 DMA恳求次数至少是多少？CPU平均每秒产生缺页异样为3 RD算术/逻辑左移

8、SHL RD2*(RD)-RD算术右移SHR RD(RD)/2-RD取数指令LOAD RD, MEM(MEM)-RD存究指令STORE RS, MEME(RS)-MEM该计算机采纳5段流水方式执行指令，各流水段分别是取指IF、译码/读寄存器ID、执行/ 计算机有效地址EX、访问存储器M和结果写回寄存器WB,流水线采纳“按序放射，按序 完成”方式，没有采纳转发技术处理数据相关，并且同一寄存器的读和写操作不能在同一时 钟周期内进行。请回答下列问题。（1）若int型变量X的值为513,存放在寄存器R1中，则报告指令“SHRR1”后，R1中的 内容是多少？（用十六进制表示）-513=1111 1111

9、 1111 1111 1111 1101 1111 1111右移1位后 FFFF FEFFH若某时间段中，有连续的4条指令进入流水线，在其执行过程中没有发生任何堵塞，则 执行这4条指令所需的时钟周期数为多少？时钟周期数=5+4-1=8若高级语言程序中某赋值语句为x=a+b, x、a和b均为int型变量，它们存储单元地址 分别表示为冈、和b。该语句对应的指令序列及其在指令流水线中的执行过程如题44 图所不。11 LOADRI,A12 LOADR2,B13 ADDRI,R214 STORE R2, X时间单元指 令123456789101112131411IFIDEXMWB12IFIDEXMWB1

10、3IFIDEXMWB14IFIDEXMWB题44图指令序列及其执行过程示意图则这4条指令执行过程中，13的ID段和14的IF段被堵塞的缘由各是什么？13的ID堵塞是因为13要取R1和R2的数据，而II和12到WB才能得到数据14的IF段被阻是因为13 个占用IF若高级语言程序中某赋值语句为x=2*x+a, x和a均为unsigned int类型变量，它们的 存储单元地址分别表示为冈、a,则执行这条语句至少须要多少时钟周期？要求仿照题 44图画出这条语句对应的指令序列及其在流水线中的执行过程示意图指令序列：11 LOADRI,X12 LOADR2,A13 SHL RI14 ADDRI,R215 STORER2,X流水线中的执行过程示意图时间单元指 令123456789101112131415161711IFIDEXMWB12IFIDEXMWB13IFIDEXMWB14IFIDEXMWB15IFIDEXMWB所以至少须要17个时钟周期