用译码器设计组合逻辑电路.docx

《用译码器设计组合逻辑电路.docx》由会员分享，可在线阅读，更多相关《用译码器设计组合逻辑电路.docx（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2 10 12 3 AAA s s s76543210 Y Y Y Y Y Y Y Y用译码器设计组合逻辑电路一、用3线-8线译码器74HC138和门电路设计1位二进制全减器电路。输入为 被减数、减数和来自低位的借位；输出为两数之差和向高位的借位信号。D3DDDDD3二、用3线一8线译码器74HC138和门电路实现逻辑函数+ABCo（要求写出过程，画出连接图）（本题10分）解：（1） 74HC138的输出表达式为： （2分）匕/ = （i = 0 7）（2）将要求的逻辑函数写成最小项表达式：（2分）Y = A B Cz+ A BC! + ABC = 7no + m2 + mi （m/T；m；）

2、（3）将逻辑函数与74HC138的输出表达式进行比较：设 4=4、B= At、C=4,得：Y =（2分）（4）可用一片74HC138再加一个与非门就可实现函数。其逻辑图如下图所示。（4分）-=Y丫口 丫| 丫? 丫3 丫4 丫5 丫6 丫774HC138A1A Aq S S S3- r ABC +5V J.三、试用一个74LS138译码器和两个4输入与非门实现下列两个逻辑函数。P1=(A 5)。+A 3C；P2=AB+AC+BC。输入变量 A, B, C 分别接在 74LS138的输入端A2, A1和A0,输出PL P2分别接在两个与非门的输出端。(30分)&P1ABC三、公司A、B、C三个股

3、东，分别占有50%、30%和20%的股份，试用一片3线-8 线译码器74HC138和若干门电路设计一个三输入三输出的多数表决器，用于开会 时按股份大小记分输出通过、平局和否决三种表决结果。通过、平局和否决，分 别用X、Y、Z表示（股东赞成和输出结果均用1表示）。（12分）X = AB C + ABC + ABC = m5+ m6 + m7 =Y = AfBC + ABC + ABC = m3 + m4 = (m,mjZ = A B C1 + A B C + A1 BCl =+ m + m2 =卜n；)(3)画连线图(4分)令 74HC138 的地址码 4=44=54 =。四、某学校学生参加三门

4、课程A、B、C的考试，根据课程学时不同，三门课程考 试及格分别可得2、4、5分，不及格均为。分，若总得分大于等于7分，便可结 业。试用3线一8线译码器74HC138和门电路实现该逻辑功能。（15分）OOOOOOOO 丫0 K 丫2 丫3 丫4 丫5 丫6 丫774HC138A? A A。 S S S3解：（1）、列写真值表：（6分）课程及格用1表示，不及格用0表示；可以结业用1表示，不能结业用0表示。ABCY0 0 000 0 100 1 000 1 111 0 001 0 111 1 001 1 11（2）、列写表达式（4分）Y = A BC + AB C + +ABC =+ m5+ m7

5、=（2；欣欣）/（3）、画连线图（5分）令74HC138的地址码& = 44 =民& = CcLccLo(Loj)QYo Y, Y2 Y3 Y4 Y5 Y6 Y774HC138A2 A1Ao S1 S2 S3- rtABC +5V3、试用两片双四选一数据选择器74HC153、一片3线-8线译码器74HC138与一 个四输入或门接成16选1的数据选择器（不能另加器件）。74HC138与74HC153 的逻辑图如图（a）、（b）所示。设计要求：（1）写出设计思路及每个器件在设计中的作用；（2）画出连线图。（13分）丫口 丫1 丫2 匕 丫4 丫5 丫6 丫774HC138A? A-) A口S S? Sgnr图（a）YiY2Ao74HC153人AiSi Dio Dh D12 D13 S? D20 D21 D22 D23图（b）解：设计思路：（1） 选用74HC138来控制四个四选一数据选择器的选通控制端，所以16选一数据选择器的高两位地址作为138的输入信息；（7分）（2） 16选一数据选择器的低两位地址作为两片74HC153的地址码输入，两片74HC153输入16个待选数据。（4分）（3） 两片74HC153的四个输出端作为四输入或门的输入，该或门的输出即为 16选一数据选择器的输出。（2分）