数字电子技术9用译码器设计组合逻辑电路.docx

《数字电子技术9用译码器设计组合逻辑电路.docx》由会员分享，可在线阅读，更多相关《数字电子技术9用译码器设计组合逻辑电路.docx（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1、某公司A、B、C三个股东，分别占有50%、30%和20%的股份，试用一片3线 -8线译码器74HC138和若干门电路设计一个三输入三输出的多数表决器，用于 开会时按股份大小记分输出通过、平局和否决三种表决结果。通过、平局和否决, 分别用X、Y、Z表示（股东赞成和输出结果均用1表示）。OOOOOOOOY口 r Y2 Y3 Y4 Y5 Y6 Y7 74HC138A AAq S S S3解:（1）列写真值表ABCXYZ00000100100101000101101010001010110011010011100(2)列写表达式X = ABC + ABC1+ ABC = m5 + m6 +)Y =

2、 ABC + ABC + ABC = m3+m4=(凡爪)，Z = ABC1 + ABC + A, BC = m() + m + m2 =(加“兄)/(3)画连线图令74HC138的地址码& = A, 4 =氏A)=。2、用3线一8线译码器74HC138和门电路实现逻辑函数Y = ABC/+ABC+ABCo(要求写出过程，画出连接图)丫0 丫1 丫2 丫3 丫4 丫5 丫6 丫7 74HC138A A A。 S1 S? S32、解：(1) 74HC138的输出表达式为:Y/ = m； (i = 0 7)(2)将要求的逻辑函数写成最小项表达式：Y = ABC1+ A1 BC1+ ABC = m。

3、+ m2 + m7 =(3)将逻辑函数与74HC138的输出表达式进行比较：设力二4、笈4、得：Y =(丫；丫；丫二)，(4)可用一片74HC138再加一个与非门就可实现函数。其逻辑图如下图所示。o o I（）。 丫0 Y1 Y2 Y3 Y4 Y5 Y6 Y774HC138A? A Aq S S? S3 r ABC +5V3、试用两片双四选一数据选择器74HC153、一片3线-8线译码器74HC138与一 个四输入或门接成16选1的数据选择器（不能另加器件）。74HC138与74HC153 的逻辑图如图所示。设计要求：（1）写出设计思路及每个器件在设计中的作用；（2）画出连线图。解：设计思路：

4、选用74HC138来控制四个四选一数据选择器的选通控制端，所以16选一数 据选择器的高两位地址作为138的输入信息。16选一数据选择器的低两位地址作为两片74HC153的地址码输入，两片 74HC153输入16个待选数据。两片74HC153的四个输出端作为四输入或门的输入，该或门的输出即为16 选一数据选择器的输出。1、已知全加器真值表如下，试用一片74LS138和尽可能少的门实现全加器。其 中Ai、Bi为加数，Ci为低位来的进位，Si为本位和，G为向高位的进位。要求 写出简要的分析过程，并画出电路图。AiBiCi-iSic.AiBiCi-iSiCi00000100100011010101010101100101101111110 000000c丫口 r 丫2 Y3 Y4 Y5 Y6 Y774HC138A? A】AqS S? S3nrc c解:s=(xxzx) ；g = (xm(图略)