计算机组成原理期末复习题.docx

《计算机组成原理期末复习题.docx》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习题.docx（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理期末复习题一、选择题1 .从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数 计算机仍属于()计算机。A.并行B.冯诺依曼C.智能D.串行2 .某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为qA.-(231-1)|b,-(230-1) C.-(231+1)D.-(230+1)3 .以下有关运算器的描述，()是正确的。A.只做加法运算B.只做算术运算c.算术运算与逻辑运算”只做逻辑运算4 . EEPROM 是指()。A.读写存储器B.只读存储器C.闪速存储器D.电擦除可编程只读存储器5 .当前的CPU由()组成。A.控制器8 .控制器、运算器、c

2、acheC.运算器、主存D.控制器、ALU、主存9 .在集中式总线仲裁中,()方式响应时间最快。A.独立请求&计数器定时查询C.菊花链10 CPU中跟踪指令后继地址的寄存器是()oA.地址寄存器B.指令计数器程序计数器/指令寄存器11 从信息流的传输速度来看,()系统工作效率最低。A.单总线R双总线C.三总线D.多总线12 冯诺依曼机工作的基本方式的特点是()oA.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存贮器按内容选择地址10 .在机器数()中，零的表示形式是唯一的。A.原码B.补码C.移码D.反码11 .在定点二进制运算器中，减法运算一般通过()来实现。A.原码运算的二

3、进制减法器B.补码运算的二进制减法器C.原码运算的十进制加法器D.补码运算的二进制加法器12.某计算机字长32位，其存储容量为256MB,若按单字编址，它的寻址范 围是()OAoA7AoA7Ao AiAo A7Ao AiCSAsCS2A92:4cs3cs474LS139A. 064MB B. 032MB C. 032M D. 064M13 .主存贮器和CPU之间增加cache的目的是()。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量14 .单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数

4、外，另一个常需采用(C)。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式15 .描述PCI总线中基本概念不正确的句子是()oA. PCI总线是一个与处理器无关的高速外围设备B.PCI总线的基本传输机制是猝发式传送C. PCI设备一定是主设备D.系统中只允许有一条PCI总线16.若某机器数为10000000,它代表-127,则它是()A.原码B.反码C.补码D.原码或反码17,下列数中最小的数是(C)。A. (101001) 2 B. (52) 8 C.(101001) BcdD. (233) 1618 .某DRAM芯片，其存储容量为512Kx8位，该芯片的地址线和数据线的数 目是()

5、。A.8, 512 B. 512, 8 C. 18, 8 D. 19, 819 .交叉存储器实质上是一种多模块存储器，它用()方式执行多个独立的 读写操作。A.流水R资源重复C.顺序D.资源共享20 .寄存器间接寻址方式中，操作数在()A.通用寄存器(寄存器寻址)B.主存单元|C.程序计数器D.堆栈21 .机器指令与微指令之间的关系是()oA.用若干条微指令实现一条机器指令22 用若干条机器指令实现一条微指令C.用一条微指令实现一条机器指令D.用一条机器指令实现一条微指令23 .在集中式总线仲裁中,()方式对电路故障最敏感。A.菊花链B.独立请求(响应时间快)C.计数器定时查询24 .磁盘存储

6、器的等待时间是指()。A.磁盘旋转一周所需的时间B.磁盘旋转半周所需的时间C.磁盘旋转2/3周所需的时间D.磁盘旋转1/3周所需的时间25 .运算器由()等部件组成。A. ALU与主存B. ALU、累加器与主存C. ALU、通用寄存器和主存D. ALU、累加器与通用寄存器26 .运算器的核心功能部件是（B）。A.数据总线B. ALU C.状态条件寄存器D.通用寄存器27 .某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是 （A）。A. IM B. 4MB C. 4M D. 1MB28 .某SRAM芯片，其容量为1MX8位，除电源和接地端外，控制端有E和 R/W#,该芯片的管脚

7、引出线数目是（应改为C）。（20根地址线，8根数据线， 一根读写线，一根芯片选择线）A. 20 B. 28| C. 30 D. 3229 .双端口存储器所以能进行高速读/写操作，是因为采用（D）。P86A.高速芯片B.新型器件C.流水技术D.两套相互独立的读写电路30 .为确定下一条微指令的地址，通常采用断定方式，其基本思想是（改为 C） OA.用程序计数器PC来产生后继微指令地址B.用微程序计数器印C来产生后继微指令地址C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制 产生后继微指令地址D.通过指令中指定一个专门字段来控制产生后继微指令地址31 .微程序控制器中,机器指令与

8、微指令的关系是（B）。A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段用微指令编成的微程序来解释执行C. 一段机器指令组成的程序可由一条微指令来执行D. 一条微指令由若干条机器指令组成31 . CPU中跟踪指令后继地址的寄存器是（B） oA.地址寄存器B.程序计数器C.指令寄存器D.通用寄存器32 .某寄存器中的数值为指令码,只有CPU的（A）才能识别它。A.指令译码器|B.判断程序C.微指令D.时序信号33 .某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最 大正整数位（A）A. +（263-1） B. + （264-1） C.-（263-l） D. 0-I）3

9、4.从下面浮点运算器中的描述中选出两个描述正确的句子（改为AC）。A.浮点运算器可用两个松散连接的定点运算部件一阶码和尾数部件来实现。B.阶码部件可实现加，减，乘，除四种运算。（尾数部件才是可实现加、减、 乘、除）阶码部件只进行阶码相加，相减和比较操作.D.尾数部件只进行乘法和除法运算。35 .存储单元是指（改为B）。A.存放1个二进制信息位的存储元36 存放1个机器字的所有存储元集合C.存放1个字节的所有存储元集合D.存放2个字节的所有存储元集合36.某机字长32位，存储容量1MB,若按字编址，它的寻址范围是（D）A. 0IM B. 0512KB C. 056K| D. 0256KB37 .

10、用于对某个寄存器中操作数的寻址方式为(C)A.直接B.间接C.寄存器直接.寄存器间接38 .指令周期是指(C)A. CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C. CPU从主存取出一条指令加上执行一条指令的时间D.时钟周期时间39 .描述当代流行总线结构中基本概念不正确的句子是(AC) oA.当代流行的总线不是标准总线B.当代总线结构中，CPU和它私有的cache 一起作为一个模块与总线相C.系统中允许有一个这样的CPU模块40 .栈指针SP的内容是()oA.栈顶单元内容B.栈顶单元地址C.栈底单元内容D.栈底单元地址41 .下面关于Cache的叙述，错误的是()A.高速缓冲存

11、储器简称CacheB. Cache处于主存与CPU之间C.程序访问的局部性为Cache的引入提供了理论依据D. Cache的速度远比CPU的速度慢42. EPROM 是指()A.随机读写存储器B.只读存储器C.可编程只读存储器紫外光可擦除可编程只读存储器43,微程序控制器中，机器指令与微指令的关系是()A.每条机器指令由一段用微指令编成的微程序来解释执行B. 一条微指令由若干条机器指令组成C.每条机器指令由一条微指令来执行D. 一段机器指令组成的程序可由一条微指令来执行二、填空题1 软件系统包括：系统软件、支撑软件和应用软件I。、尾数2 .按IEEE754标准，一个32位浮点数由符号位sL包、

12、阶码目M23位|三个域组成。其中阶码E的值等于指数的真值邑加上一个固定的偏移值 121o3 .双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用并行技术，后者采用并行技术。4.衡量总线性能的重要指标是总线萤,它定义为总线本身所能达到的最高传输速率，单位是MB/s。和存储器合在一起称为CPU5 .在计算机术语中，将6,数的真值变成机器码可采用原码表示法，反码表示法，补码表示法,表示法。7 .广泛使用的都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。8 .反映主存速度指标的三个术语是际取时间|、存储周期和存储器带宽9 .形成指令地址的方法称为指令寻址，通常是帧序寻址,

13、遇到转移指令时跃寻址。10 . CPU从主存中取出一条指令并执行这条指令的时间和称为指令周期11 .定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数 范围是zogn12.IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位, 尾数为52位，则它能表示的最大规格化正数为（+ 1+ （1-2一52） 2叨5）。13 .浮点加、减法运算的步骤是0操作处理、比较阶码大小并完成对阶、尾 数进行加或减运算、结果规格化并进行舍入处理、溢出处理14 .某计算机字长32位，其存储容量为64MB,若按字编址，它的存储系统 的地址线至少需要14条64x1024您=2048KB （寻

14、址范围）二2048 x 8（化为字的形式）=2】3215 .一个组相联映射的Cache,有128块，每组4块，主存共有16384块， 每块64个字，则主存地址共20位,其中主存字块标记应为上位，组地址应为g 位，Cache地址共L位2虚二 16384x64字 28 1638426 27128 128 4416 . CPU存取出一条指令并执行该指令的时间叫指令周期,它通常包含若干 个CPU周期,而后者又包含若干个时钟周期。P13117 .计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑 电路级）、一般机器级、操作系统级、汇编语言级、高级语言级。P1318 .十进制数在计算机内有两种

15、表示形式：字符串形式和压缩的十进制数串 形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术 运算。19 .一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数 有纯小数和纯整数两种表示方法。20 .对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾, 计算机采用多级存储体系结构，即高速缓冲存储器、主存储器、外存储器21 .高级的DRAM芯片增强了基本DRAM的功能，存取周期缩短至20ns以下。 举出三种高级DRAM芯片，它们是FPM-DRAM、CDRAM、SDRAM。P7522 .一个较完善的指令系统，应当有（数据处理）、（数据存储）、（数据 传送）、

16、（程序控制）四大类指令。23 .机器指令对四种类型的数据进行操作。这四种数据类型包括（地址）型 数据、（数值）型数据、（字符）型数据、（逻辑）型数据。24 . CPU中保存当前正在执行的指令的寄存器是（指令寄存器），指示下一 条指令地址的寄存器是（程序寄存器）,保存算术逻辑运算结果的寄存器是（数 据缓冲寄冲器）和（状态字寄存器）。25 .数的真值变成机器码时有四种表示方法，即原码表示法,补码表示法, 移码表示法,反码表示法。26 .主存储器的技术指标有存储容量、存取时间、存储周期、存储器带宽。27 . cache和主存构成了内存储器,全由CPU来实现。31接使用西文键盘输入汉字，进行处理，并显

17、示打印汉字，要解决汉字的 输入编码、汉字内码和字模码三种不同用途的编码。三、简答题(简答题主要从课本上的第三、五、六章出题)L CPU中有哪几类主要寄存器，用一句话回答其功能。答：A.数据缓冲寄存器(DR)B.指令寄存器(IR)C.程序计算器(PC) D.数据地址 寄存器(AR) E.通用寄存器(R0R3) F.状态字寄存器(PSW)功能：执行指令、操作、时间的控制以及数据加工。2.指令和数据都用二进制代码存放在内存中，从时空观角度回答CPU如何 区分读出的代码是指令还是数据。答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周 期从内存中取出的是指令，而执行周期从内存取出或往内

18、存中写入的是数据，在 空间上，从内存中取出指令送控制器，而执行周期从内存从取的数据送运算器、 往内存写入的数据也是来自于运算器。3什么叫指令？什么叫指令系统？指令就是要计算机执行某种操作的命令。一台计算机中所有机器指令的集合，称为这台计算机的指令系统。4请说明程序查询方式与中断方式各自的特点。程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制， 优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动” 通知CPU,准备输入输出的一种方法，它节省了 CPU时间，但硬件结构相对复杂一 些。5.画图说明现代计算机系统的层次结构。6试述ROM和RAM的区别？答：系统的

19、内存分为ROM和RAM。ROM称之为只读存储器，常用来存放固定 不变的程序和常量，ROM只能读，不能写，具有掉电不易失性；RAM称之为随机 存取存储器，常用来存放系统当前运行的程序和数据，能读能写，具有掉电易失 性。6 .简述水平型微指令和垂直型微指令的特点。答：A.水平型微指令并行操作能力强，效力高，灵活性强，垂直型微指令 则较差;B.水平型微指令执行一条指令的时间短,垂直型微指令执行时间长;C.由 水平型微指令解析指令的微程序，有微指令字较长而微程序短的特点，垂直型微 指令则相反，微指令字较短而程序长；D.水平型微指令用户难以掌握，而垂直 型微指令与指令比较相似，相对来说，比较容易掌握。7

20、.一台机器的指令系统有哪几类典型指令？列出其名称。答：A.数据传送类指令B.算术运算类指令C.逻辑运算类指令D.程序控制类 指令E.输入输出类指令F.字符串类指令G.系统控制类指令H.特权指令8.存储系统中加入chche存储器的目的是什么？有哪些地址映射方式，各 有什么特点？答：Cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度的不匹 配。地址映射方式有：A.全相联映射方式，这是一种带全部块地址一起保存的方 法，可使主存的一块直接拷贝到chche中的任意一行上，非常灵活；B.直接映射 方式：优点是硬件简单，成本低，缺点是每个主存块只有一个固定的行位置可存 放；C.组相联映射方式:它

21、是前两者的折衷方案，适度的兼顾了二者的优点有尽 量避免其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。9设置中断优先级的目的是什么?答：设置中断优先级的目的主要是当多个中断源同时提出申请时,根据优 先级别判断先执行哪一个中断服务程序；当系统正在执行某一个中断程序时， 又有新的中断源提出中断,可根据中断优先级的高低,决定是否中断正在执行的 中断服务程序,高级别的中断可中断正在执行的中断服务程序,而低级别的中断 则不能中断正在执行的中断服务程序10.试述I/O端口两种编址方法的特点与区别。答：I/O端口的编址方法有二种：即I/O端口单独编址方式和I/O端口与存 储器单元统一编址

22、方式。I/O端口与内存单元地址统一编址方式是将I/O端口地 址与内存地址统一安排在内存的地址空间中，即把内存的一部分地址分配给I/O 端口，由I/O端口来占用这部分地址。这种方式控制逻辑较简单，I/O端口数目 不受限制，所有访问存储器的指令都可用于I/。端口，指令丰富，功能强。但这 种方式占用内存空间，而且程序难懂，难调试。I/O端口单独编址方式中，内存 地址空间和I/O端口地址相对独立,I/O端口单独构成一个空间，不占用内存空间, 具有专门的指令，程序易于看懂。但这种方法程序设计不太灵活,控制逻辑较复 杂，1/0端口数目有限。四,计算题（注：计算题主要是从课本上的第二章出题）L机器数字长8位

23、（含1位符号位），若机器数为81 （十六进制），当它 分别表示原码、补码、反码和移码时，等价的十进制数分别是多少？原码：-L补码：-127,反码：-126,移码：+lo2 .已知 X=-0. 01111, Y=+0. 11001,求X补，知X补，Y补，-丫 补,X+Y=?, X-Y=?解:x补= 1. 10001 -X补=0. 01111EY补=0. 11001 -Y补=L 00111X#=ll. 10001 X#=ll. 10001+ Y补=00. 11001+-Y补= 11. 0011100.01010 10. 11000X+Y=+0. 01010 X-Y结果发生溢出3 .机器数字长为8位

24、（含1位符号位），当X=-127 （十进制）时，其对应 的二进制表示，（X）原表示，（X）反表示，（X）补表示，（X）移表示分别是多少？二进制表示为-oni 1111x原=n n n 11 x反=10000000 x #=10000001 x移=000000014,设存储器容量为64M字，字长为64位，模块数m=8,分别用顺序和交叉 方式进行组织。存储周期T=100ns,数据总线宽度为64位,总线传送周期=50nso 求：顺序存储器和交叉存储器的带宽各是多少？解：顺序存储器和交叉存储器连续读出m=8个字的信息总量都是：q=64 位*8=512 位顺序存储器和交叉存储器连续读出8个字所需的时间分

25、别是： ti=mT=8*100ns=8*10-zst1=T + (羽-1)t= 100s + 7*50s= 450s = 4.5*10“加 s 顺序存储器和交叉存储器的带宽分别是：d的=小= 512+(8*10)= 64x10,仞 s。忆=q/& = 512 +（4.5 *1。-） = 113.8x10位/sr5 . CPU执行一段程序时，cache完成存取的次数为2420次，主存完成的次 数为80次，已知cache存储周期为40ns,主存存储周期为200ns,求cache/ 主存系统的效率和平均访问时间。6 .某计算机的存储系统由cache、主存和磁盘构成。cache的访问时间为 15ns；

26、如果被访问的单元在主存中但不在cache中,需要用60ns的时间将其装 入cache,然后再进行访问；如果被访问的单元不在主存中，则需要10ms的时 间将其从磁盘中读入主存，然后再装入cache中并开始访问。若cache的命中 率为90%,主存的命中率为60%,求该系统中访问一个字的平均时间。7 .某计算机系统的内存储器又cache和主存构成，cache的存储周期为 30ns,主存的存取周期为150nso已知在一段给定的时间内,CPU共访问内存5000 次，其中400次访问主存。问：cache的命中率是多少？CPU访问内存的平 均时间是多少纳秒？cache-主存系统的效率是多少？8 .已知ca

27、che存储周期40ns,主存存储周期200ns, cache/主存系统平均 访问时间为50ns,求cache的命中率是多少？五.设计题：（注：设计题主要从课本上的第三、五章出题，包括课本习题）L图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计 数器（具有自增功能）,M为主存（受R/W#信号控制），AR为地址寄存器，DR 为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制 的是一个门电路。另外，线上标注有小圈表示有控制信号，例中表示y寄存 器的输入控制信号，R1。为寄存器Ri的输出控制信号，未标字符的线为直通线， 不受控制。“ADD R2,R0”指令完成（

28、R0） + （R，-R。的功能操作，画出其指令周 期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列 出相应的微操作控制信号序列。若将（取指周期）缩短为一个CPU周期，请 先画出修改数据通路，然后画出指令周期流程图。.A总线B总统图22设有一个具有20位地址和32位字长的存储器，问：1、该存储器能存储多少个字节的信息？2、如果用512kx8位的SRAM组成，需多少片？3、需要多少位地址作芯片选择？4、画出芯片连接图解：（1） 32位字长为4B, 220=1M=1O24K,存储器容量为220X4B=4MB,可 存储4M字节的信息（2） SRAM 芯片容量为 512Kx8 位=512KB=0. 5MB所需芯片数目为：4MB + 0. 5MB=8片（3）因为219=512K,即芯片片内地址线19位，存储器容量为1此地址线为 20位，故需1位地址线作芯片片选选择（CS）,用A19选第1个模块，用A19 选第2个模块。一3用256X4RAM芯片和74LS139 （2： 4译码器）构成一个1K的存储器子系 统，试画出存储器系统与CPU的连接图。解：用256X4 RAM芯片构成一个1K的存储器子系统，需进行位扩充和字扩 充，两个芯片一组，共需8个芯片。存储器系统与CPU的连接图如下：