数字电子技术课期末考试复习题资格考试计算机等级考试_资格考试-计算机等级考试.pdf

《数字电子技术课期末考试复习题资格考试计算机等级考试_资格考试-计算机等级考试.pdf》由会员分享，可在线阅读，更多相关《数字电子技术课期末考试复习题资格考试计算机等级考试_资格考试-计算机等级考试.pdf（10页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 一、填空题（每小题分，共分）（1）逻辑代数中的三种基本的逻辑运算是（与）运算、（或）运算和（非）运算。（2）逻辑变量和逻辑函数的取值只有（0）和（1）两种取值。它们表示两种相反的逻辑状态。（3）与逻辑运算规则可以归纳为有 0 出（0），全 1 出（1）。（4）或逻辑运算规则可以归纳为有 1 出（1），全 0 出（0）。（5）与非逻辑运算规则可以归纳为有（0）出 1，全（1）出 0。（6）或非逻辑运算规则可以归纳为有（1）出 0，全（0）出 1。（7）二极管从导通到截止所需时间称为（开通）时间。（8）OC门是集电极（开路）门，使用时必须在电源 VCC与输出端之间外接（电阻）。（9）在数字电路中

2、，三极管工作在（饱和）状态和（截止）状态。（10）三态输出门输出的三个状态分别为（低电平）、（高电平）、（高阻态）。（11）逻辑代数中三条重要的规则是（代入）规则、（对偶）规则和（反演）规则。（12）化简逻辑函数的主要方法有（代数）化简法和（卡诺图）化简法。（13）逻辑函数的表示方法主要有（函数表达式）、（真值表）、（逻辑）、卡诺图和波形图。（31）编码器按功能不同分为（二进制）编码器、（二-十进制）编码器和优先编码器。（32）译码器按功能不同分为（二进制）译码器、（二-十进制）译码器和显示译码器。（33）8 选 1 数据选择器在所有输入数据都为 1 时，其输出标准与或表达式共有（8 ）个最小

3、项。（34）输入 3 位二进制代码的二进制译码器应有（8 ）个输出端，共输出（8 ）个最小项。（35）共阳极 LED数码管应由输出（低）电平的七段显示译码器来驱动点亮。而共阴极 LED数码管应由输出（高）电平的七段显示译码器来驱动点亮。（41）二进制数是以（2 ）为基数的计数体制，十进制数是以（10）为基数的计数体制，十六进制是以（16）为计数体制。（42）十进制数转换为二进制数的方法是：整数部分用（除 2 取余），小数部分用（乘 2 取整）法。（43）二进制数转换为十进制数的方法是（各位按权展开相加）。（44）全加器有三个输入端，它们分别为（被加数）、（加数 ）和相邻低位进位；输出端有两个，

4、分别为本位和、进位数。（45）数值比较器的功能是比较两组二进制数的大小或相等的电路，当输入 A=1111和 B=1101时，则它们比较得结果为（AB）。（51）触发器具有两个稳定状态，在外信号作用下这（两个稳定状态）可相互转换。（52）边沿 JK触发器具有（置 0）、（置 1）、（保持）和 翻转功能。（55）在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的空翻，触发方式为主从式或边沿式的触发器不会出现这种现象。（61）对于时序逻辑电路来说，某时刻电路的输出状态不仅取决于该时刻的（输入信号），而且还取决电路的（原有状态），因此，时序逻辑电路具有（记忆）性。（62）时序逻辑电路由（

5、组合逻辑）电路和（存储）电路两部分组成，（存储）电路必不可少。（63）计数器按进制分：有二进制计数器、（十）进制计数器和任意进制计数器。（64）集成计数器的清零方式分为（异步置零）和（同步置零）；置数方式分为（同步置数）和（同步置数）。（65）一个 4 位二进制加法计数器的起始计数状态Q3Q2Q1Q0=1010，当最低位接收到 4 个计数脉冲时，输出的（1110）。（72）多谐振荡器没有（稳定）状态，只有两个暂稳态状态，其振荡周期 T取决于（RC的值）。（71）常见的脉冲产生电路有(多谐振荡器)，常见的脉冲整形电路有（单稳态触发器）、（施密特得分 评卷人 触发器）。（73）施密特触发器具有回差

6、现象，又称（电压滞后）特性；单稳触发器最重要的参数为（脉宽）。（74）在由 555 定时器组成的多谐振荡器中，其输出脉冲的周期 T为（R1+R2）C）。（75）在由 555 定时器组成的单稳态触发器中，其输出脉冲宽度tW为。（81）将模拟信号转换为数字信号，需要经过(采用)、（保持）、（量化）、（编码）四个过程。（82）DA转换器用以将输入的二进制代码转换为相应（模拟电压）输出的电路。（83）R-2R 倒 T型网络 DA转换器主要由（电子模拟开关）、（基准电压）、（R-2R倒 T型电阻网络）和（求和运算放大器）等部分组成。（84）AD转换器从转换过程看可分为两类（直接 A/D转换器）和（间接

7、A/D转换器）两类。（85）A/D转换器的位数越多，能分辨最小模拟电压的值就（越小）。二、判断题（每小题分，共分；对的打“”，错的打“”）（1）二极管可组成与门电路，但不能组成或门电路。（）（2）三态输出门可实现“线与”功能。（）（3）二端输入与非门的一个输入端接高电平时，可构成反相器。（）（4）74LS00 是 2 输入端 4 与非门。（）（5）二端输入或非门的一个输入端接低电平时，可构成反相器。（）（21）逻辑函数的标准与或表达式又称为最小项表达式，它是唯一的。（）（22）卡诺图化简逻辑函数的实质时合并相邻最小项。（）（23）因为AABA，所以0AB。()（24）因为ABAA)(，所以0

8、BA。()（25）逻辑函数BCAY又可以写成)(CABAY。()（31）优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）（32）编码与译码是互逆的过程。（）（33）二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（）（34）共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）（35）数据选择器和数据分配器的功能正好相反，互为逆过程。（）（41）一个 n 为二进制数，最高位的权值是 2n-1。（）（42）十进制数 45 的 8421BCD码是 101101。（）（43）余 3BCD码是用 3 位二进制数表示一位十进制数。（）（44）半加器只

9、考虑 1 位二进制数相加，不考虑来自低位的进位数。（）（45）数值比较器是用于比较两组二进制数大小的电路。（）（51）RS触发器的约束条件 RS=0表示不允许出现 R=S=1的输入。（）（52）主从 JK触发器、边沿 JK触发器和同步 JK 触发器的逻辑功能完全相同。（）（53）对边沿 JK触发器，在 CP为高电平期间，当 J=K=1时，状态会翻转一次。（）（54）若要实现一个可暂停的一位二进制计数器，控制信号A=0 计数，A=1保持，可选用 T触发器，且令 T=A。（）（55）同步 D触发器在CP=1 期间，D端输入信号变化时，对输出Q端没有影响。（）（61）同步时序电路具有统一的时钟 CP

10、控制。（）（62）十进制计数器由十个触发器组成。（）（63）异步计数器的计数速度最快。（）得分 评卷人 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位

11、二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数（64）4 位二进制计数器也是一个十六分频电路。（）（65）双向移位寄存器可同时执行左移和右移功能。（）（71）施密特触发器可用于将三角波变换成正弦波。（）（72）施密特触发器有两个稳态。（）（73）多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）（74）石英晶体多谐振荡器的振荡频率与电路中的 R、C成正比。（）（75）单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）（81）D/A转换器的位数越多，转换精度越高。（）（82）双积分型 A/D转换器的转换精度高、抗干扰能力强，

12、因此常用于数字式仪表中。（）（3）采样定理的规定是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（）（84）A/D 转换器完成一次转换所需的时间越小，转换速度越慢。（）（85）A/D转换器的二进制数的位数越多，量化单位越小。（）三、单项选择题（每小题分，共分，将对的序号填入括号内，每小题只有一个选项是对的，多选无效）（1）要使与门输出恒为 0，可将与门的一个输入端（A）。A.接 0 B.接 1 C.接 0、1 都可以 D.输入端并联（2）要使或门输出恒为 1，可将或门的一个输入端(B )。A.接 0 B.接 1 C.接 0、1 都可以 D.输入端并联（3）要使异或门成为反相器时，则另一个

13、输入端应接(B )。A.接 0 B.接 1 C.接 0、1 都可以 D.两输入端并联（4）集电极开路门（OC门）在使用时，输出端通过电阻接(B )。A.地 B.电源 C.输入端 D.都不对 （5）以下电路中常用于总线应用的有(D )。A.OC 门 B.CMOS 与 非 门 C.漏 极 开 路 门 D.TSL 门（21）指出下列各式中哪个是 3 变量ABC的最小项（B）。A AB B.ABC C.AC D.A+B （22）逻辑项DBCA的逻辑相邻项为(A )A.DABC B.ABCD C.CDBA D.DCAB(23)实现逻辑函数CDABY需要用(B )A.两个与非门 B.三个与非门 C.两个或

14、非门 D.三个或非门（24）使逻辑函数取值)(BACBAY为 1 的变量取值是(C )A.001 B.101 C.011 D.111（25）函数ACBCABY1与CACBBAY2,(D )A.互为对偶式 B.互为反函数 C.相等 D.A、B、C都不对（31）若 在 编 码 器 中 有 50 个 编 码 对 象，则 要 求 输 出 二 进 制 代 码 位 数 为(B )位。得分 评卷人 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出

15、门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数 .6 C （32）一 个 16 选 一 的 数 据 选 择 器，其 地 址 输 入（选 择 控 制 输 入）端 有(C )个。.2 C （34）用 四 选 一 数 据 选 择 器 实 现 函 数Y=010

16、1AAAA，应 使(A )。=D2=0，D1=D3=1 =D2=1，D1=D3=0=D1=0，D2=D3=1 =D1=1，D2=D3=0（35）八 路 数 据 分 配 器，其 地 址 输 入 端 有(C )个。.2 C （41）1010 的基数是（B）A、10 B、2 C、16 D、任意数（42）二进制数的权值是（D）A、10 的幂 B、8 的幂 C、16 的幂 D、2 的幂（43）和 4 位串行进位加法器相比，使用 4 位超前进位加法器的目的是（B）A、完成 4 位加法运算 B、提高加法运算速度 C、完成串并行加法运算 D、完成加法运算自动进位（44）能对二进制数进行比较的电路是（A）A、数

17、值比较器 B、数据分配器 C、数据选择器 D、编码器（45）8 位串行进位加法器由（A）A、8 个全加器组成 B、8 个半加器组成 C、4 个全加器和 4 个半加器组成 D、16 个全加器组成（51）存储 8 位二进制信息要 D 个触发器。.3 C （52）对于 JK触发器，若J=K，则可完成 C 触发器的逻辑功能。（53）欲 使 J K 触 发 器 按 Qn+1=Qn工 作，可 使 J K 触 发 器 的 输 入 端 ABDF 。=K=0 =Q,K=Q =Q,K=Q =Q,K=0 =0,K=Q（54）欲 使 D 触 发 器 按 Qn+1=Qn工 作，应 使 输 入 D=D。.1 C D.Q（

18、55）为 实 现 将 J K 触 发 器 转 换 为 D 触 发 器，应 使 A 。=D,K=D B.K=D,J=D =K=D =K=D（61）同 步 计 数 器 和 异 步 计 数 器 比 较，同 步 计 数 器 的 显 著 优 点 是 A。A.工 作 速 度 高 B.触 发 器 利 用 率 高 C.电 路 简 单 D.不 受 时 钟 CP 控 制。（62）把 一 个 五 进 制 计 数 器 与 一 个 四 进 制 计 数 器 串 联 可 得 到 D 进 制 计 数 器。.5 C （63）8 位 移 位 寄 存 器，串 行 输 入 时 经 D 个 脉 冲 后，8 位 数 码 全 部 移 入

19、寄 存器 中。.2 C 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七

20、段示译码器来驱动点亮而共阴极数（64）一 位 8421BCD 码 计 数 器 至 少 需 要 B 个 触 发 器。.4 C （65）加/减 计 数 器 的 功 能 是(A)A.既 能 进 行 加 法 计 数 又 能 进 行 减 法 计 数 B.加 法 计 数 和 减 法 计 数 同 时 进 行 C.既 能 进 行 二 进 制 计 数 又 能 进 行 十 进 制 计 数 D.既 能 进 行 同 步 计 数 又 能 进 行 异 步 计 数 （71）多 谐 振 荡 器 可 产 生 B 。A.正 弦 波 B.矩 形 脉 冲 C.三 角 波 D.锯 齿 波 （72）石 英 晶 体 多 谐 振 荡 器 的

21、 突 出 优 点 是 C。A.速 度 高 B.电 路 简 单 C.振 荡 频 率 稳 定 D.输 出 波 形 边 沿 陡 峭 （73）555 定 时 器 可 以 组 成 ABC。A.多 谐 振 荡 器 B.单 稳 态 触 发 器 C.施 密 特 触 发 器 触 发 器 （74）用 555 定 时 器 组 成 施 密 特 触 发 器，当 输 入 控 制 端CO外 接 10V 电 压 时，回差 电 压 为 B。A.3.33V （75）以 下 各 电 路 中，B 可 以 产 生 脉 冲 定 时。A.多 谐 振 荡 器 B.单 稳 态 触 发 器 C.施 密 特 触 发 器 D.石 英 晶 体 多 谐

22、 振 荡器 （81）R-2R倒 T型电阻网络 D/A转换器中的阻值为(B)A.分散值 和2R C.2R和 3R 和R/2(82)将 一 个 时 间 上 连 续 变 化 的 模 拟 量 转 换 为 时 间 上 断 续（离 散）的 模 拟 量 的过 程 称 为 A。A.采 样 B.量 化 C.保 持 D.编 码 （83）用 二 进 制 码 表 示 指 定 离 散 电 平 的 过 程 称 为 D。A.采 样 B.量 化 C.保 持 D.编 码 （84）将 幅 值 上、时 间 上 离 散 的 阶 梯 电 平 统 一 归 并 到 最 邻 近 的 指 定 电 平 的 过 程称 为 B。A.采 样 B.量

23、化 C.保 持 D.编 码 （85）以 下 四 种 转 换 器，A 是 A/D 转 换 器 且 转 换 速 度 最 高。A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器 四、简答题（每小题分，共分）1.进行逻辑电路设计时，请问对与门和非门多余的输入端如何处理？答：对于与门和与非门的多余输入端可直接或通过电阻接到电源Vcc 上，或将多余的输入端与得分 评卷人 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状

24、态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数正常使用的输入端并联使用。或门和或非门的多余输入端应接地或者与有用输入端并接。2.请简述卡诺图化简法的基本原理和化简方法？对无关项如何处理？答：卡诺图化简法是基于合并相邻最小项的原理进行化简的，两个相邻最小项合并可以消去

25、一个变量，4 个相邻最小项合并可以消去 2 个变量，一般说，2n个相邻最小项合并，可以消去n个变量。卡诺图化简方法的优点是简单、直观，有一定的步骤和方法可循。无关项可以取 0，也可以取 1，它的取值对逻辑函数值没有影响，应充分利用这一特点化简逻辑函数，以得到更为满意的化简结果。3.什么是译码器？常用的译码器有哪些？答：译码是编码的逆过程，它将输入代码转换成特定的输出信号，即将每个代码的信息“翻译”出来。在数字电路中，能够实现译码功能的逻辑部件称为译码器，译码器的种类有很多，常用的译码器有二进制译码器、二-十进制译码器、显示译码器等。4.什么是数据分配器？答：将一路输入数据分配到多路数据输出中的

26、指定通道上的逻辑电路称为数据分配器，又称多路数据分配器。数据分配器和译码器非常相似。将译码器进行适当连接，就能实现数据分配的功能。51触发器和门电路是构成数字系统的基本逻辑单元。前者具有记忆功能，用于构成时序逻辑电路；后者没有记忆功能，用于构成组合逻辑电路。触发器的两个基本特点：有两个稳定状态；在外信号作用下，两个稳定状态可相互转换，没有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息。一个触发器可存储 1 位二进制码，存储 n 位二进制码则需用 n 个触发器。52触发器的逻辑功能是指触发器的次态与现态及输入信号之间的逻辑关系。其描述方法主要有特性表、特性方程、驱动

27、表、状态转换图和波形图(又称时序图)等。触发器根据逻辑功能不同分为 RS 触发器 D 触发器 JK 触发器 T 触发器 T触发器 61时序逻辑电路由触发器和组合逻辑电路组成，其中触发器必不可少。时序逻辑电路的输出不仅与输入有关，而且还与电路原来的状态有关。时序逻辑电路按时钟控制方式不同分为同步时序逻辑电路和异步时序逻辑电路。前者所有触发器的时钟输入端 CP 连在一起，在同一个时钟脉冲 CP 作用下，凡具备翻转条件的触发器在同一时刻翻转。后者时钟脉冲 CP 只触发部分触发器，其余触发器由电路内部信号触发，因此，其触发器的翻转不在同一输入时钟脉冲作用下同步进行。描述时序电路逻辑功能的方法有逻辑图、

28、状态方程、驱动方程、输出方程、状态转换真值表、状态转换图和时序图等。时序逻辑电路分析的关键是求出状态方程和状态转换真值表，然后分析时序逻辑电路的功能。62计数器是快速记录输入脉冲个数的部件。按计数进制分有：二进制计数器、十进制计数器和任意进制计数器；按计数增减分有：加法计数器、减法计数器和加/减计数器；按触发器翻转是否同步分有：同步计数器和异步计数器。计数器除了用于计数外，还常用于分频、定时等。集成计数器功能完善、使用方便灵活。功能表是其正确使用的依据。63利用集成计数器可以很方便地构成 N 进制(任意进制)计数器。其主要方法为：反馈清零法和反馈置数法，当需要扩大计数器容量时，可将多片集成计数

29、器进行级联。反馈清零法和反馈置数法的主要不同是：反馈归零法将反馈控制信号加至清零端CR上；而反馈置数法则将反馈控制信号加至置数端 LD 上，且必须给置数输入端 D3 D0 加上计数起始状态值。反馈归零法构成计数器的初值一定是 0，而反馈置数法的初值可以是 0，也可以非 0。设计时，应弄清归零或置数功能是同步还是异步的，同步则反馈控制信号取自 SN-1；异步则反馈控制信号取自 SN。64寄存器主要用以存放数码。移位寄存器不但可以存放数码，还能对数码进行移位操作。移位寄存器有单向移位寄存器和双向移位寄存器。集成移位寄存器使用方便、功能全、输入和输出方有和两种取值它们表示两种相反的逻辑状态与逻辑运算

30、规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数式灵活，功能表是其正确使用的依据。71多谐

31、振荡器没有稳定状态，只有两个暂稳态。依靠电容的充电和放电，使两个暂稳态相互自动交换。因此，多谐振荡器接通电源后便输出周期性的矩形脉冲。改变电容充、放电回路中的 R、C值的大小，便可调节振荡频率。在振荡频率稳定度要求很高的情况下。可采用石英晶体多谐振荡器。多谐振荡器主要用作信号源。72施密特触发器有两个稳态状态，而每个稳定状态都是依靠输入电平来维持的。当输入电压大于正向阈值电压 UT+时，输出状态转换到另一个稳定状态；而当输入电压小于负向阈值电压 UT-时，输出状态又返回到原来的稳定状态。利用这个特性可将输入的任意电压波形变换成边沿陡峭的矩形脉冲输出，特别是可将边沿变化缓慢的信号变换成边沿陡峭的

32、矩形脉冲。施密特触发器具有回差特性，调节回差电压的大小，可改变电路的抗干扰能力。回差电压越大，抗干扰能力越强。施密特触发器主要用于波形变换成、脉冲整形、幅度鉴别等。73单稳态触发器有一个稳定状态和一个暂稳态，在没有触发脉冲作用时，电路处于稳定状态。在输入触发脉冲作用下，电路进入暂稳态，经一段时间后，自动返回到稳定状态，从而输出宽度和幅度都符合要求的矩形脉冲。输出脉冲宽度取决于定时元件 R、C 值的大小，与输入触发脉冲没有关系。调节 R、C 值的大小，可改变输出脉冲的宽度。74555 定时器是一种用途很广的多功能电路，只需外接少量的阻容元件就可很方便地组成施密特触发器、单稳态触发器和多谐振荡器等

33、，使用方便灵活，有较强的驱动负载的能力，获得了广泛的应用。A 转换是将输入的数字量转换为与之成正比的模拟电量。常用的 D/A 转换器主要有权电阻网络型、R-2R 倒 T 形电阻网络型、权电流网络型转换器。R-2R 倒 T 形电阻网络 D/A 转换器所需电阻种类少，转换速度快,便于集成化，但转换精度较低。权电流网络 D/A 转换器转换速度和转换精度都比较高。D 转换是将输入的模拟电压转换为与之成正比的数字量。常用 A/D 转换器主要有并联比较型、双积分型和逐次渐近型。其中，并联比较型 A/D 转换器属于直接转换型，其转换速度最快，但价格贵；双积分型 A/D 转换器属于间接转换型，其速度慢，但精度

34、高、抗干扰能力强；逐次渐近型也属于直接转换型，其速度较快、精度较高、价格适中，因而被广泛采用。D转换要经过取样、保持、量化与编码四个步骤实现。前两个步骤在取样-保持电路中完成，后两个步骤在 A/D 转换器中完成。在对模拟信号进行取样时，必须满足采样定理，取样脉冲的频率 fs 必须大于等于输入模拟信号频谱中最高频率分量的 2 倍。这样才能不失真地恢复出原来的模拟信号。A 转换器和 A/D 转换器的分辨率和转换精度都与转换器的位数有关，位数越多，分辨率和精度越高。基准电压VREF是重要的应用参数，要理解基准电压的作用，尤其是在 A/D转换中，它的值对量化误差、分辨率都有影响。一般应按器件手册给出的

35、范围确定VREF值，并且保证输入的模拟电压最大值不大于VREF 值。五、分析应用题（每小题分，共分）1.秒信号发生电路 秒信号发生电路产生 1Hz的时间基准信号，数字钟大多采用 32768（215）Hz石英晶体振荡器，经过 15 级二分频，获得 1Hz的秒脉冲，秒脉冲发生器电路如图 6-36 所示。得分 评卷人 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则

36、对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数CD4060VDD548310111024Hz512Hz2Hz74LS741DQQ1Hz+5V71612CI1 456R1C1C2 图 6-36 秒脉冲发生器 该电路主要应用 CD4060，CD4060是十四级二进制计数器/分配器/振荡器，它与外接电阻、电容、石英晶体共同组成 2

37、15=32768Hz振荡器，并进行 14 级二分频，再外加一级 D触发器（74LS74）二分频，输出 1Hz的时基秒信号。CD4060的引脚排列如图所示 R1是直流负反馈电阻，可使 CD4060内非门电路工作在电压传输特性的过渡区，即线性放大区。R1的阻值可在几兆欧到几十兆欧之间选择，一般取 22M，C1、C2起稳定振荡频率作用，其中，C2是微调电容，可将振荡器的频率调整到精确值。3计数器电路 计数器的秒、分、时的计数均由集成电路 74LS160 实现，其中，秒、分为 60 进制，时为二十四进制。（1）秒、分六十进制计数器 秒、分计数器完全相同，将一片 74LS160 设计成十进制加法计数器，

38、另一片设计成六进制加法计数器，当计数到 59 时，再来一个脉冲变成 00，然后再重新开始计数。如图 6-37 所示。CRLDD0D1D2D3CTTCTPCOCPQ0Q1Q2Q3CRLDD0D1D2D3CTTCTPCOCP174LS160(1)74LS160(2)0Q1Q2Q3Q11 图 6-37 六十进制计数器 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则

39、对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数（2）时进制数为二十四进制计数器。如图 6-38 所示。CRLDD0D1D2D3CTTCTPCOCPQ0Q1Q2Q3CRLDD0D1D2D3CTTCTPCOCP174LS160(1)74LS160(2)0Q 1Q 2Q 3Q 11 图 6-38 24 进制计数器 4.电路如图所示

40、，由 555定时器组成 （1）请问此电路的名字？多谐振荡器 单稳态触发器（2）计算它的频率f？T=(R1+R2)C 定时时间为 TW=RC ln3=RC 六、综合设计题（每小题分，共分）1.用基本集成门电路设计制作三人表决器，3 人中至少有 2 人同意，提案通过，否则提案不通过。当表决某项提案时，同意则按下对应的开关，不同意则不按。表决结果用 LED灯显示，如果灯亮，则提案通过，不通过 LED灯不亮。根据项目要求，设计一个三人少数服从多数的表决组合逻辑电路。设计制作步骤如下：（1）分析设计要求。设三人为 A、B、C，同意为 1，不同意为 0；表决为 Y，有 2 人或 2 人以上同意，表决通过，

41、通过为 1，否决为 0。因此，A、B、C为输入量，Y为输出量。（2）列出真值表，如表 2-7 所示。(1 分)序号 输入端 输出端 01 A B C Y 得分 评卷人 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据

42、选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数02 0 0 0 03 0 0 1 04 0 1 0 05 0 1 1 06 1 0 0 07 1 0 1 08 1 1 0 09 1 1 1 （3）写出最小项表达式 ABCCABCBABCAY（4）化简逻辑表达式 ACBCABCCABBBACBCAAABCCABABCCBAABCBCAY)()()(（5）画逻辑电路图，可用与非门与非门集成电路来完成，也可用译码器和门电路来完成。(2 分)将上述与或表达式YABBCAC化为

43、与非与非表达式，CABCABY,则逻辑电路可用图 2-18 表示。ABCY 有和两种取值它们表示两种相反的逻辑状态与逻辑运算规则可以归纳为有出全出或逻辑运算规则可以归纳为有出全出与非逻辑运算规则可以归纳为有出全出或非逻辑运算规则可以归纳为有出全出二极管从导通到截止所需时间称为开态三态输出门输出的三个状态分别为低电平高电平高阻态逻辑代数中三条重要的规则是代入规则对偶规则和反演规则化简逻辑函数的主要方法有代数化简法和卡诺图化简法逻辑函数的表示方法主要有函数表达式真值表逻辑卡诺图和十进制译码器和示译码器选数据选择器在所有输入数据都为时其输出标准与或表达式共有个最小项输入位二进制代码的二进制译码器应有个输出端共输出个最小项共阳极数码管应由输出低电平的七段示译码器来驱动点亮而共阴极数