华南理工大学嵌入式系统课程考试知识点整理资格考试教师资格考试_通信电子-电子设计.pdf

《华南理工大学嵌入式系统课程考试知识点整理资格考试教师资格考试_通信电子-电子设计.pdf》由会员分享，可在线阅读，更多相关《华南理工大学嵌入式系统课程考试知识点整理资格考试教师资格考试_通信电子-电子设计.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、20XX 年嵌入式系统课程复习提纲 Chapter 1 1、Keil MDK 开发步骤 2、嵌入式处理器的结构：哈佛结构Vs 冯.诺依曼结构（普林斯顿结构）。STM32（Cortex-M3 内核）系列处理器的结构 哈佛结构：将程序指令和数据分开储存结构；存储器地址独立编址、独立访问；四总线制提高吞吐率（程序、数据分别有相对独立的数据和地址总线）；取值与执行能力并行。冯.诺依曼结构：指令存储器与数据存储器一体化设计；指令地址和数据地址统一编制；高速运算时，存储传输通道有瓶颈。STM32系列处理器采用哈佛结构，数据与程序相互独立；3、信息存储中的大端模式，小端模式。ARM 处理器支持哪种模式？大端

2、储存：低地址储存字数据的高字节。小端储存：低地址储存字数据的低字节。arm 处理器支持这两种储存模式。4、ARM 嵌入式芯片的流水线(Pipeline)技术。流水线(Pipeline)技术：若干个指令可以并行执行 提高了 CPU 的运行效率 内部信息流要求通畅流动 ARM7 系列使用 3级流水线 5、在CM3 处理器共包含了哪些寄存器组？3个特殊的寄存器分别是什么？状态寄存器是哪 2 个，各位的用途是什么？在 CM3 处理器共包含了 R0-R15寄存器组。寄存器 R13 常作为堆栈指针（SP），R14为链接寄存器（LR），R15为程序计数器（PC）。当前程序状态寄存器 CPSR，程序状态备份寄

3、存器 SPSR。N Z C V Q 保留 I F T M4 M3 M2 M1 M031 30 29 2827 26023456781 各位的含义和作用请见讲义或教材。6、STM32F103XX系统启动模式？各种启动模式进入的条件是什么？BOOTLOAD 属于哪种启动模式？BOOT1 电平 BOOT0 电平 系统启动模式 BOOT1=x BOOT0=0 从用户闪存启动，正常的工作模式。BOOT1=0 BOOT0=1 从系统存储器启动，这种模式启动的程序功能由厂家设置。BOOT1=1 BOOT0=1 从内置 SRAM 启动，这种模式可以用于调试。BOOTLOAD 属于系统存储器启动模式：BOOT1

4、=0 BOOT0=1 7、ARM 内核提供了哪 3 种低功耗模式？休眠模式、停止模式和待机模式。Chapter 2 ARM 指令系统 1、协处理器指令、异常中断产生指令不考。2、ARM 寻址方式：1-立即寻址 操作数本身就在指令中给出，只要取出指令也就取到了操作数；2-寄存器寻址 利用寄存器中的数值作为操作数,这种寻址方式是各类微处理器经常采用的一种方式，也是一种执行效率较高的寻址方式；3-寄存器间接寻址 以寄存器中的值作为操作数的地址，而操作数本身存放在存储器;4-基址寻址 将寄存器（该寄存器一般称作基址寄存器）的内容与指令中给出的地址偏移量相加;5-相对寻址 以程序计数器 PC的当前值为基

5、地址，指令中的地址标号作为偏移量;6-多寄存器寻址 一条指令可以完成多个寄存器值的传送，最多传送 16 个通用寄存器的值;7-堆栈寻址 ARM 处理器的基本指令（课件中举例的）。基本指令集：1-跳转指令 2-数据处理指令（数据传送指令、算术逻辑运算指令和比较指令）3-乘法指令与乘加指令 4-程序状态寄存器访问指令 5-加载/存储指令 6-数据交换指令 7-移位指令 8-协处理器指令 9-异常产生指令 3、考点：重点放在作业涉及的知识。结构哈佛结构将程序指令和数据分开储存结构存储器地址独立编址独立访问四总线制提高吞吐率程序数据分别有相对独立的数据和地址总线取值与执行能力并行冯诺依曼结构指令存储器

6、与数据存储器一体化设计指令地址和数据地址端模式处理器支持哪种模式大端储存低地址储存字数据的高字节小端储存低地址储存字数据的低字节处理器支持这两种储存模式嵌入式芯片的流水线技术流水线技术若干个指令可以并行执行提高了的运行效率内部信息流要求通畅流什么在处理器共包含了寄存器组寄存器作为堆栈指针为链接寄存器为程序计数器当前程序状态寄存器程序状态备份寄存器保留各位的含义和作用请见讲义或教材系统启动模式各种启动模式进入的条件是什么属于哪种启动模式电平电Chapter 3 1、STM32F103XX系列处理器的总体结构框图 STM32F103XX系列处理器的总体结构如上图所示。内部总线和两条APB总线将片上

7、系统和外部设备资源紧密的连接起来，其中内部总线是主系统总线，连接了 CPU、存储器和系统时钟信号等。APB1 总线连接高速外设，APB2 总线连接系统外设和中断控制。在 STM32F103XX系列处理器中，通用数字输入输出 IO 端口最多包括了PA、PB、PC、PD、PE、PF和 PG这 7个 16bit 的端口。其他的外设接口引脚都是通过与数字 IO 端口的引脚功能复用实现的。在表 3.2中的 A、F 即表示功能复用引脚。2、STM32F103XX 片上 FLASH 程序存储器的编程方式。对 FLASH 存储器的编程可以通过以下几种方式来实现：（1）通过内置串行JTAG 接口；（2）通过在系

8、统编程 ISP（In System Programming），即 USART0通讯接口；（3）通过应用编程 IAP（In Application Programming）。3、STM32F103XX 片内静态 RAM 可访问的数据位数类型？SRAM 可以分别支持 8bit、16bit 和 32bit 的数据访问。4、STM32 处理器中存储系统中的大/小端配置?ARM 处理器中的大端模式和小端模式是字节寻址存储器存储的两种方式，根据最低有效字节与相邻较高有效字节相比是存储在较低地址还是最高地址来区分的。在小端存储方式是将较低字节存放在较低地址，而大端方式则是将较低字节存放在较高的地址。例如，当

9、 0 x5A1574C5存放在 1000H单元，按大端模式存放，1000H单元的内0 x5A0 x150 x740 xC507815162324320 x5A0 x150 xC50 x74地址增大方向小端模式0 xC50 x740 x5A0 x15地址增大方向大端模式结构哈佛结构将程序指令和数据分开储存结构存储器地址独立编址独立访问四总线制提高吞吐率程序数据分别有相对独立的数据和地址总线取值与执行能力并行冯诺依曼结构指令存储器与数据存储器一体化设计指令地址和数据地址端模式处理器支持哪种模式大端储存低地址储存字数据的高字节小端储存低地址储存字数据的低字节处理器支持这两种储存模式嵌入式芯片的流水线

10、技术流水线技术若干个指令可以并行执行提高了的运行效率内部信息流要求通畅流什么在处理器共包含了寄存器组寄存器作为堆栈指针为链接寄存器为程序计数器当前程序状态寄存器程序状态备份寄存器保留各位的含义和作用请见讲义或教材系统启动模式各种启动模式进入的条件是什么属于哪种启动模式电平电容是多少？按小端模式存放，1000H单元的内容是多少？5、STM32 的位带操作 见讲义或教材 6、STM32 的中断屏蔽寄存器可以屏蔽哪些异常和中断？其端口作为外部中断线使用时，相应的引脚如何配置？STM32的中断屏蔽寄存器可以屏蔽除了 NMI 外所有异常和中断，必须配置成输入模式。7、第三章的习题。Chapter 4 S

11、TM32F103XX程序设计 1、除宏定义外的所有内容。2、第四章的习题 Chapter 5 STM32F103XX功能模块（1）1、GPIO 接口模块。STM32 处理器最多有 7个 16位的并行 I/O 端口 2、端口配置低寄存器(GPIOx_CRL)、端口配置高寄存器(GPIOx_CRH)、32 位的置位/复位寄存器(GPIOx_BSRR)和 16 位的复位寄存器(GPIOx_BRR)、两个 32 位的数据寄存器（GPIOx_IDR，GPIOx_ODR)(GPIOx_IDR)(x=A.G)、32 位的锁定寄存器(GPIOx_LCKR)的设置和使用。3、GPIO 实验、特别是讲义中的实验原

12、理和关键代码的分析 4、ADC 模数转换模块的特性 在 ARM 处理器 STM32F103VB中，系统内部集成了 2 个内部 12bit 的模拟数字转换器 ADC，us 级的转换速度，可实现单次模数转换或扫描模数转换，可同时对多个模拟量进行快速采集。STM32F103VB处理器支持了 2个 ADC 模块并共用16个模拟信号输入通道。5、Cortex-M3 内核定义了哪2类优先级？NVIC 支持的优先级分组方式是什么？结构哈佛结构将程序指令和数据分开储存结构存储器地址独立编址独立访问四总线制提高吞吐率程序数据分别有相对独立的数据和地址总线取值与执行能力并行冯诺依曼结构指令存储器与数据存储器一体化

13、设计指令地址和数据地址端模式处理器支持哪种模式大端储存低地址储存字数据的高字节小端储存低地址储存字数据的低字节处理器支持这两种储存模式嵌入式芯片的流水线技术流水线技术若干个指令可以并行执行提高了的运行效率内部信息流要求通畅流什么在处理器共包含了寄存器组寄存器作为堆栈指针为链接寄存器为程序计数器当前程序状态寄存器程序状态备份寄存器保留各位的含义和作用请见讲义或教材系统启动模式各种启动模式进入的条件是什么属于哪种启动模式电平电抢先（占）式优先级 子优先级（又称为响应优先级、副优先级或亚优先级）NVIC支持优先级分组通过设定应用中断和复位控制寄存器中的PRIGROUP 字段，可以将 PRI_N 字段

14、分成两部分：抢占优先级和子优先级。Cortex M3支持硬件中断嵌套，通过分抢占式优先级和子优先级，采用使用规则主要为：抢占优先级高级别的中断可以打断低级别的；同一级别的抢占优先级同时发生时，子优先级高的先发生中断；若是抢占优先级和子优先级相同，则按硬件排列顺序发生；若是有一个子优先级正在执行中断，同一级别的其它子优先级发生时，则先挂起，等此中断执行完再执行响应操作。6、简单阐述 STM32 的外围设备的中断优先级的设置思路。STM32 的中断优先级都是针对“中断通道”的。当该中断通道的优先级确定后，也就确定了该外围设备的中断优先级，并且该设备所能产生的所有类型的中断，都享有相同的通道中断优先

15、级。至于该设备本身产生的多个中断的执行顺序，则取决于用户的中断服务程序。7、高级控制定时器 TIM1 的结构特点是什么？高级控制定时器 TIM1是由一个自动重载的 16位计数器组成，它由可编程的预分频器驱动。该定时器可用于多种场合，包括测量输入信号的脉冲宽度（输入捕获），产生输出波形（输出比较，PWM，嵌入式“死区时间”的互补 PWM等）。使用定时器预分频器和 RCC 时钟控制预分频器，可以实现脉冲宽度和波形周期从几个微秒到几个毫秒的调节。高级控制定时器 TIM1和通用控制定时器 TIMx是完全独立的，它们不共享任何资源，因此可以同步操作。8、高级控制定时器 TIM1 具有哪几种计数器模式？（

16、1）向上计数模式（2）向下计数模式（3）中心对齐模式（向上/向下计数模式）（4）循环向下计数模式 9、通用定时器 TIMx 具有哪几种计数器模式？（1）向上计数模式（2）向下计数模式（3）中心对齐模式（向上/向下计数模式）10、第五章的习题 Chapter 6 STM32F103XX功能模块（2）1、USART 串口通信模块的基本功能。是一个通用的同步/异步串行接收/发送器，即 USART 是一个全双工通用同步/异步串行收发模块，该通信接口是一个高度灵活的串行通信设备。USART 串口通信模块一般分为三大部分：时钟发生器、数据发送器和接收器。其中，控制寄存器为所有的模块共享。结构哈佛结构将程序

17、指令和数据分开储存结构存储器地址独立编址独立访问四总线制提高吞吐率程序数据分别有相对独立的数据和地址总线取值与执行能力并行冯诺依曼结构指令存储器与数据存储器一体化设计指令地址和数据地址端模式处理器支持哪种模式大端储存低地址储存字数据的高字节小端储存低地址储存字数据的低字节处理器支持这两种储存模式嵌入式芯片的流水线技术流水线技术若干个指令可以并行执行提高了的运行效率内部信息流要求通畅流什么在处理器共包含了寄存器组寄存器作为堆栈指针为链接寄存器为程序计数器当前程序状态寄存器程序状态备份寄存器保留各位的含义和作用请见讲义或教材系统启动模式各种启动模式进入的条件是什么属于哪种启动模式电平电计算机ATX

18、DRXDGNDDTRDSRDTE计算机BTXDRXDGNDDTRDSRDTE2、USART 串口通信模块，异步串行通信的帧格式？在 STM32XX 系列 ARM 处理器中，一个起始位；用户可以通过设置 USART_CR1寄存器中的M 标志位来选择是 8bit 还是9bit；可选择的奇偶校验位（可配置为无或者奇校验或者偶校验，分别是 0 位或者 1位）；停止位（一个或两个停止位）一帧数据应该是 1+8+1（或 2）=10（或 11）位 3、RS232C 概述，其机械特性和电气特性，如何实现双机互联。RS232C定义了数据终端设备(DTE)与数据通信设备(DCE)之间的接口特性,是接口电路与外设连

19、接的通信标准。机械特性：接口、电缆，e.x.DB25、RJ45 电气特性：非归零、双极性编码、负逻辑电平（逻辑1：-15-5V；逻辑0：+5+15V）双机互联：1，无硬件握手；2，有硬件握手：4、第六章习题 结构哈佛结构将程序指令和数据分开储存结构存储器地址独立编址独立访问四总线制提高吞吐率程序数据分别有相对独立的数据和地址总线取值与执行能力并行冯诺依曼结构指令存储器与数据存储器一体化设计指令地址和数据地址端模式处理器支持哪种模式大端储存低地址储存字数据的高字节小端储存低地址储存字数据的低字节处理器支持这两种储存模式嵌入式芯片的流水线技术流水线技术若干个指令可以并行执行提高了的运行效率内部信息流要求通畅流什么在处理器共包含了寄存器组寄存器作为堆栈指针为链接寄存器为程序计数器当前程序状态寄存器程序状态备份寄存器保留各位的含义和作用请见讲义或教材系统启动模式各种启动模式进入的条件是什么属于哪种启动模式电平电