体系结构课后习题答案资格考试建造师考试资格考试建造师考试.pdf

《体系结构课后习题答案资格考试建造师考试资格考试建造师考试.pdf》由会员分享，可在线阅读，更多相关《体系结构课后习题答案资格考试建造师考试资格考试建造师考试.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 (1)计算采用等长操作码表示时的信息冗余量。(2)要求操作码的平均长度最短，试设计操作码的编码，并计算所设计操作码的平均长度。(3)只有二种码长，试设计平均码长最短的扩展操作码编码并计算平均码长。(4)只有二种码长，试设计平均码长最短的等长扩展码编码并计算平均码长。3.(1)采用等长操作码表示时的信息冗余量为%。(2)操作码的 Huffman 编码法如表所示，此种编码的平均码长为位。表 操作码的 Huffman 编码法、2-5 扩展码和 2-4 等长扩展码编码法 指令 指令使用频度 pi Huffman 编码 操作码长度 li 2-5 扩展码 操作码长度 li 2-4等长扩展码 操作码长度

2、li I1 0 0 2 0 0 2 0 0 2 I2 1 0 2 0 1 2 0 1 2 I3 0 1 0 3 1 0 2 1 0 0 0 4 I4 0 1 1 3 1 1 0 0 0 5 1 0 0 1 4 I5 1 1 0 3 1 1 0 0 1 5 1 0 1 0 4 I6 1 1 1 0 0 5 1 1 0 1 0 5 1 0 1 1 4 I7 1 1 1 0 1 5 1 1 0 1 1 5 1 1 0 0 4 I8 1 1 1 1 0 5 1 1 1 0 0 5 1 1 0 1 4 I9 1 1 1 1 1 0 6 1 1 1 0 1 5 1 1 1 0 4 I10 1 1 1 1

3、1 1 6 1 1 1 1 0 5 1 1 1 1 4 (3)操作码的 2-5 扩展码编码法如表所示，此种编码的平均码长为位。(4)操作码的 2-4 等长扩展码编码法如表所示，此种编码的平均码长为位。5.若某机设计有如下格式的指令：三地址指令 12 种，一地址指令 254 种，设指令字的长度为16 位，每个地址码字段的位数均为4 位。若操作码的编码采用扩展操作码，问二地址指令最多可以设计多少种？5.二地址指令最多可以设计48 种。6.一台模型机共有 9 条指令 I1I9，各指令的使用频度分别为 30%，20%，20%，10%，8%，6%，3%，2%，1%。该模型机有 8 位和 16 位两种指令

4、字长。8 位字长指令为寄存器-寄存器（R-R）二地址类型，16 位字长指令为寄存器-存储器（R-M）二地址变址寻址类型。(1)试设计有二种码长的扩展操作码，使其平均码长最短，并计算此种编码的平均码长。(2)在(1)的基础上，该机允许使用多少个可编址的通用寄存器？(3)若采用通用寄存器作为变址寄存器，试设计该机的两种指令格式，并标出各字段的位数。(4)计算变址寻址的偏移地址范围。6.(1)操作码的 2-5 扩展码编码法如表所示，此种编码的平均码长为位。表 操作码的Huffman 编码法和2-4等长扩展码编码法 指令 指令使用频度 pi 2-5 扩展码 操作码长度 li I1 0 0 2 I2 0

5、 1 2 I3 1 0 2 I4 1 1 0 0 0 5 I5 1 1 0 0 1 5 I6 1 1 0 1 0 5 I7 1 1 0 1 1 5 I8 1 1 1 0 0 5 I9 1 1 1 0 1 5 (2)在(1)的基础上，该机允许使用 8 个可编址的通用寄存器。(3)该机的两种指令格式及各字段的位数如下：(4)变址寻址的偏移地址范围为-16+15。3.假设高速缓存 Cache 工作速度为主存的 5 倍，且 Cache 被访问命中的概率为，则采用Cache 后，能使整个存储系统获得的加速比是多少？3.3.57 4.某机是由 Cache 和主存组成的二级存储系统，Cache 的存取时间

6、tc=20ns，主存的存取时间 tm=80ns。Cache 分为指令 Cache 和数据 Cache，指令 Cache 的命中率为，数据 Cache 的命中率为。假设在所有的访存操作中有 20%是访问指令体，求系统等效的存取时间。4.22.16ns 5.如图所示的三级存储系统，若 M1、M2、M3的访问时间分别为 20ns、80ns 和 2000ns。M1、M2的命中率分别为和，则存储器系统的等效访问时间为多少？图 三级存储系统 5.6.完成一个两级存储系统的容量规划。第一层M1是高速缓存，其容量可为64KB、128KB和 256KB。第二层M2是容量为 4MB的主存。设 c1和 c2分别是

7、M1和 M2的每字节成本，而 t1和 t2分别是 CPU访问 M1和 M2时的存取时间。假设 c1=20c2，t2=10t1，而高速缓存在上述 3 种容量时的命中率分别为、和。(1)假设 t1=20ns，当高速缓存的容量分别为上述 3 种假设时的平均存取时间 ta是多少？(2)当 c2=$KB时，分别求整个存储器系统的平均成本。(3)比较这 3 种存储层次结构，并对平均成本和平均存取时间分别进行排序，根据平均成本和平均存取时间的乘积值，选择最优设计。6.(1)当 M1的容量为 64KB时，平均存取时间 ta=74ns；当 M1的容量为 128KB时，平均存取时间 ta=38ns；当 M1的容量

8、为 256KB时，平均存取时间 ta=。(2)当 M1的容量为 64KB时，整个存储器系统的平均成本 c=$KB；当 M1的容量为 128KB时，整个存储器系统的平均成本 c=$KB；当 M1的容量为 256KB时，整个存储器系统的平均成本 c=$KB。(3)第三种方案为最优设计 7.假设在一个由 Cache 和主存构成的两级存储系统中，h1、t1、s1和 c1分别为 CPU访问 Cache 的命中率、Cache的存取时间、存储容量和每字节成本，t2、s2和 c2分别为主存的存取时间、存储容量和每字节成本。若 h1=、t1=20ns、s1=512KB、c1=$10/KB及 c2=$5/KB，t

9、2和 s2未知，而整个存储器系统的预算上限为$15000。(1)推导此存储器系统的等效存取时间 ta的公式。(2)推导此存储器系统的总成本公式。(3)在不超出预算的前提下，s2的最大值为多少 KB？(4)为了使 ta=40ns，主存的存取时间 t2应为多少 ns？7.(1)ta=19+(2)Ctotal=5120+5s2 (3)1976KB (4)420ns 8.有 16 个存储器模块，每个模块的容量为 4MB，字长为 32 位。现在要用这 16 个存储器模块构成一个主存储器，有如下二种组织方式：方式 1：16 个存储器模块用高位交叉方式构成存储器；方式 2：16 个存储器模块用低位交叉方式构

10、成存储器。(1)写出访问各种存储器的地址格式；(2)比较各种存储器的优缺点；(3)不考虑访问冲突，计算各种存储器的频带宽度；平均长度只有二种码长试设计平均码长最短的扩展操作码编码并计算平均码长只有二种码长试设计平均码长最短的等长扩展码编码并计算平均码长采用等长操作码表示时的信息冗余量为操作码的编码法如表所示此种编码的平均码长码操作码长度操作码的扩展码编码法如表所示此种编码的平均码长为位操作码的等长扩展码编码法如表所示此种编码的平均码长为位若某机设计有如下格式的指令三地址指令种一地址指令种设指令字的长度为位每个地址码字段的位机共有条指令各指令的使用频度分别为该模型机有位和位两种指令字长位字长指令

11、为寄存器寄存器二地址类型位字长指令为寄存器存储器二地址变址寻址类型试设计有二种码长的扩展操作码使其平均码长最短并计算此种编码的平均 (4)画出各种存储器的逻辑示意图。8.(1)方式 1（高位交叉）的存储器的地址格式为：4位 20 位 模块选择 字地址 方式 2（低位交叉）的存储器的地址格式为：20位 4 位 字地址 模块选择 (2)方式 1（高位交叉）的存储器的优点为：当多处理机发出的访存地址的高 4 位均不相同时，可对共享存储器内的不同存储体进行同时存取，这种存储器一般适合于共享存储器的多处理机系统；缺点为：当多处理机发出的访存地址的高 4 位均相同时，便产生了存储器的分体冲突，此时的存储器

12、的频宽与单体存储器的相同。方式 2（低位交叉）的存储器的优点为：当处理机依次发出的访存地址的低 4 位均不相同时，可对存储器内的不同存储体进行并行存取，这种存储器一般适合于单处理机内的高速数据存取及带 Cache 的主存；缺点为：当处理机依次发出的访存地址的低4 位均相同时，便产生了存储器的分体冲突，此时的存储器的频宽与单体存储器的相同。(3)若不考虑访问冲突，二种方式的存储器的频带宽度均为 64 字节/存储周期；(4)二种存储器的逻辑示意图类似课本第3 章图和图。9.在一个具有 8 个存储体的低位多体交叉存储器中，如果处理器的访存地址为以下8 进制或 16 进制值，分别求该存储器的平均访问速

13、率为单体存储器的多少倍。（忽略初启时的延迟）(1)10018、10028、10038、11008 (2)10028、10048、10068、12008 (3)100316、100616、100916、130016 9.(1)8；(2)4；(3)8 11.在页式虚拟存储器中，一个程序由 P1P5共 5 个页面组成。在程序执行过程中依次访问到的页面如下：P2，P3，P2，P1，P5，P2，P4，P5，P3，P2，P5，P2 假设系统分配给这个程序的主存有 3 个页面，分别采用 FIFO、LRU和 OPT三种页面替换算法对这 3 页主存进行调度。分别画出这三种替换算法对同一页地址流的调度过程，并计算

14、每种替换算法获得的命中率。11.FIFO替换算法对页地址流的调度过程如图所示。图 FIFO 替换算法对页地址流的调度过程 采用 FIFO替换算法的页命中率为。LRU替换算法对页地址流的调度过程如图所示。图 LRU 替换算法对页地址流的调度过程 采用 LRU替换算法的页命中率为。OPT替换算法对页地址流的调度过程如图所示。图 OPT 替换算法对页地址流的调度过程 采用 OPT替换算法的页命中率为。平均长度只有二种码长试设计平均码长最短的扩展操作码编码并计算平均码长只有二种码长试设计平均码长最短的等长扩展码编码并计算平均码长采用等长操作码表示时的信息冗余量为操作码的编码法如表所示此种编码的平均码长

15、码操作码长度操作码的扩展码编码法如表所示此种编码的平均码长为位操作码的等长扩展码编码法如表所示此种编码的平均码长为位若某机设计有如下格式的指令三地址指令种一地址指令种设指令字的长度为位每个地址码字段的位机共有条指令各指令的使用频度分别为该模型机有位和位两种指令字长位字长指令为寄存器寄存器二地址类型位字长指令为寄存器存储器二地址变址寻址类型试设计有二种码长的扩展操作码使其平均码长最短并计算此种编码的平均16.假设在一个采用组相联映象的Cache 存储器中，Cache 的容量为 1KB，要求 Cache 的每一块在一个主存周期内能从主存取得。主存采用模 32 交叉，每个分体的宽度为64 位，主存的

16、总容量为 4MB。采用按地址访问存储器构成的相联目录表，实现主存地址到Cache 地址的变换，并约定采用2 个外相等比较电路。(1)请设计主存地址格式和 Cache 地址格式，并标出各段的位数；(2)若替换算法采用 LRU算法，对于如下主存块地址流：1、4、1、4、7、1、9、4、27、7，如主存中内容一开始未装入 Cache 中，请列出随时间变化 Cache 中各块的使用状况，求出此期间 Cache 的块命中率。16.(1)主存地址格式如下：(2)随时间变化 Cache 中各块的使用状况如图所示。图 随时间变化 Cache 中各块的使用状况 此期间 Cache 的块命中率为。17.一个组相联

17、映象 Cache 由 64 个存储块构成，每组包含 4 个存储块，主存包含 4096 个存储块，每块由 128 字组成，访存地址为字地址。设计主存地址格式和 Cache 地址格式并标出各字段的位数。17.主存地址格式如下：20.设某计算机的 Cache-主存存储层次采用组相联映象和LRU替换算法，已知主存容量为 1MB，Cache容量为 8KB，按 4 字块分组，每个字块的长度为 8 个字（32 位/字）。假设 Cache 起始内容为空，CPU从主存单元 0，1，2，2079 依次读出 2080 个字，并重复此一读数序列共 5 次。问 Cache 的地址命中率为多少？20.3.指令的解释方式采

18、用顺序、一次重叠和流水，其主要差别在什么地方？流水方式与完全重复增加多套解释部件的方式相比各有什么优缺点？3.指令的解释方式采用顺序、一次重叠和流水，其主要差别在于可并行解释指令的条数；流水方式与完全重复增加多套解释部件的方式相比，其优点是省硬件、成本低，但缺点是控制复杂，要解决好指令相关、数据相关，以及流水线的中断等问题。5.一台非流水处理器 X的时钟频率为 25MHZ，平均 CPI 为 4。处理器 Y是对 X机的改进，它有一条 5 级流水线，各级经过的时间为一个时钟周期。但由于锁定器延迟和时钟扭斜效应，其时钟频率仅为20MHZ。(1)若含有 100 条指令的程序运行在两台处理机上时，假设每

19、条指令之间不发生任何相关，求处理机 Y相对于处理机 X的加速比为多少？(2)计算执行此程序时每台处理机的 MIPS速率。5.(1)；(2)X处理机的 MIPS速率为；Y处理机的 MIPS速率为。9.已知一条由 5 个功能段组成的浮点加法流水线，每个功能段的延迟时间均为t，流水线的输出端和输入端之间有直接数据通路，而且设置有足够的缓冲寄存器。要求用尽可能短的时间完成计算，画出流水线时-空图，并计算流水线的实际吞吐率、加速比和效率。9.流水线时-空图如图所示；流水线的实际吞吐率、加速比和效率分别为3/(7 t)、和%。10.一条线性静态多功能流水线由6 个功能段组成，加法操作使用其中的1、2、3、

20、6 功能段，乘法操作使用其中的 1、4、5、6 功能段，每个功能段的延迟时间均为t。流水线的输入端与输出端之间有直接数据通路，而且设置有足够的缓冲寄存器。现在用这条流水线计算，画出流水线时-空图，并计算流水线的实际吞吐率、加速比和效率。10.流水线时-空图如图所示；流水线的实际吞吐率、加速比和效率分别为1/(2 t)、2 和%。平均长度只有二种码长试设计平均码长最短的扩展操作码编码并计算平均码长只有二种码长试设计平均码长最短的等长扩展码编码并计算平均码长采用等长操作码表示时的信息冗余量为操作码的编码法如表所示此种编码的平均码长码操作码长度操作码的扩展码编码法如表所示此种编码的平均码长为位操作码

21、的等长扩展码编码法如表所示此种编码的平均码长为位若某机设计有如下格式的指令三地址指令种一地址指令种设指令字的长度为位每个地址码字段的位机共有条指令各指令的使用频度分别为该模型机有位和位两种指令字长位字长指令为寄存器寄存器二地址类型位字长指令为寄存器存储器二地址变址寻址类型试设计有二种码长的扩展操作码使其平均码长最短并计算此种编码的平均13.已知一流水线有 5 个功能段，依次分别为S1、S2、S3、S4、S5，其中流经 S2 需要 2t 的时间，流经S4 需要 3t 的时间，其余各段所需时间均为t。现有 6 个任务流入流水线，要求：(1)求流水线的实际吞吐率和效率；(2)若把 S2 段进一步细分

22、，S4 段并联，令流水线最大吞吐率为 1/t，画出流水线时-空图，并求流水线的效率。13.(1)流水线的实际吞吐率为 6/(23 t)；效率为%。(2)流水线时-空图如图所示；流水线的效率为%。14.在一个 5 段的流水线处理机上需经9 拍才能完成一个任务，其预约表如图所示，分别写出延迟禁止表、冲突向量，并求出最小平均延迟、流水线的最大吞吐率及其调度方案。若按此调度方案输入6 个任务，求实际吞吐率 TP。图 预约表 14.延迟禁止表 F=1，3，4，8；冲突向量 C=；最小平均延迟为拍；调度方案为(2，5)；实际吞吐率 TP=6/(25 拍)。4.设 32 个处理器的编号分别为0、1、2、31

23、，用单级互连网络互连，若互连函数为：(1)Cube3 (2)PM2+3 (3)PM2-4 (4)Shuffle (5)Butterfly (6)Shuffle(Shuffle)(7)Shuffle(Cube0(PM2-1)时，第 11 号处理器各与哪一个处理器相连？4.(1)3；(2)19；(3)27；(4)22；(5)26；(6)13；(7)16 5.在有 8 个处理器的混洗交换网络中，若要使第0 号处理器与第 5 号处理器相连需要经过多少次混洗和多少交换？以连接图的形式表明其变化过程。5.需要经过 2 次混洗和 2 次交换，其连接图如图所示。图 实现第 0 号处理器与第 5 号处理器相连的

24、连接图 6.一个 N=8的混洗交换网络如图所示。试问此网络结点度为多少？网络直径为多少？网络的等分带宽为多少？6.此网络结点度为 4；网络直径为 5；网络的等分带宽为 4 条链路的带宽之和。13.试在含一个 PE的 SISD 机和在含 8 个 PE且连接成一线性环的 SIMD机上计算下列求内积的表达式：假定完成每次加操作需 2 个单位时间，完成每次乘操作需 4 个单位时间，沿双向环在相邻 PE间移数需1 个单位时间。(1)SISD计算机上计算 S 的时间是多少？(2)SIMD计算机上计算 S 的时间是多少？(3)用 SIMD机计算 S 相对于 SISD 机计算的加速比是多少？平均长度只有二种码

25、长试设计平均码长最短的扩展操作码编码并计算平均码长只有二种码长试设计平均码长最短的等长扩展码编码并计算平均码长采用等长操作码表示时的信息冗余量为操作码的编码法如表所示此种编码的平均码长码操作码长度操作码的扩展码编码法如表所示此种编码的平均码长为位操作码的等长扩展码编码法如表所示此种编码的平均码长为位若某机设计有如下格式的指令三地址指令种一地址指令种设指令字的长度为位每个地址码字段的位机共有条指令各指令的使用频度分别为该模型机有位和位两种指令字长位字长指令为寄存器寄存器二地址类型位字长指令为寄存器存储器二地址变址寻址类型试设计有二种码长的扩展操作码使其平均码长最短并计算此种编码的平均13.(1)

26、190个单位时间；(2)32个单位时间；(3)17.当编号分别为 0、1、2、15 的 16 个处理器之间，要求按下列配对通信：（12,7），（1,10），（15,4），（5,14），（8,3），（6,13），（11,0），（2,9）。试选择互连网络类型、控制方式，并画出该互连网络的拓扑结构和各级交换开关状态图。17.采用 4 级立方体网络，级控制。互连网络的拓扑结构和各级开关的状态设置如图所示。图 N=16 的互连网络拓扑及开关状态图 19.并行处理机有 16 个处理器，要实现相当于先 8 组 2 元交换，然后是 4 组 4 元交换，最后是 2 组 8元交换，请写出此时各处理器之间所实现的互

27、连函数的一般关系式。(P3P2P1P0)=P3P2P1P0 5.在 CRAY-1 向量处理机上，V为向量寄存器，设向量长度均为 64，所用浮点功能执行部件的执行时间分别为：加法需 6 拍，相乘需 7 拍，从存储器读数需 6 拍，求倒数近似值需 14 拍，打入寄存器及启动功能部件（包括存储器）各需 1 拍。问下列各指令组中的哪些指令可以链接执行？哪些指令可以并行执行？试说明其原因并分别计算出各指令组全部执行完所需的拍数。5.(1)3条向量指令并行执行；全部向量指令执行完所需的时间为 72 拍。(2)第 1、2 条向量指令并行执行；由于第 3 条向量指令与第 1、2 条向量指令之间存在源目向量相关

28、，因此它们之间可以链接执行；全部向量指令执行完所需的时间为 80 拍。(3)第 1、2 条向量指令并行执行；第 3 条与第 2 条向量指令之间存在功能部件冲突，因此第 3 条向量指令只能与前 2 条向量指令串行执行；第 4 条向量指令与第 3 条向量指令之间存在源目向量相关，因此它们之间可以链接执行；全部向量指令执行完所需的时间为 151 拍。(4)第 2 条向量指令与第 1 条向量指令之间、第 3 条向量指令与第 2 条向量指令之间均存在源目向量相关，因此这 3 条向量之间可以链接执行；第 4 条向量指令与第 3 条向量指令之间存在功能部件冲突，因此第 4 条向量指令只能与前 3 条向量指令

29、串行执行；全部向量指令执行完所需的时间为 166 拍。(5)第 1、2 条向量指令并行执行；由于第 3 条向量指令与第 1、2 条向量指令之间存在源目向量相关，因此它们之间可以链接执行；第 4 条向量指令与第 1 条向量指令之间存在功能部件冲突，在此种情况下，第 4 条向量指令不能直接使用第 3 条向量指令的结果分量，因此只能与前 3 条向量指令串行执行；全部向量指令执行完所需的时间为 151 拍。(6)第 1、2 条向量指令并行执行；由于第 3 条向量指令与第 2 条向量指令之间存在源目向量相关，因此它们之间可以链接执行；第 4 条向量指令与第 3 条向量指令之间存在功能部件冲突，因此只能与

30、前 3 条向量指令串行执行；全部向量指令执行完所需的时间为 152 拍。10.试确定在下列 4 种计算机系统中，计算下列表达式所用的时间。其中，加法需用 30ns，乘法需用 50ns。在 SIMD和 MIMD 计算机中，数据由一个 PE(处理单元)传送到另一个 PE需要 10ns，而在 SISD 计算机中数据传送时间可忽略不计。在 SIMD计算机中 PE间以单向环方式互连，而在 MIMD 计算机中，PE间以全连接方式互连。(1)具有一个通用 PE的 SISD 系统；(2)具有一个加法器和一个乘法器的多功能部件的 SISD 计算机系统；(3)有 8 个处理器的 SIMD系统；(4)有 8 个处理

31、机的 MIMD 系统。10.(1)5070ns；(2)3210ns；(3)660ns；(4)620ns。平均长度只有二种码长试设计平均码长最短的扩展操作码编码并计算平均码长只有二种码长试设计平均码长最短的等长扩展码编码并计算平均码长采用等长操作码表示时的信息冗余量为操作码的编码法如表所示此种编码的平均码长码操作码长度操作码的扩展码编码法如表所示此种编码的平均码长为位操作码的等长扩展码编码法如表所示此种编码的平均码长为位若某机设计有如下格式的指令三地址指令种一地址指令种设指令字的长度为位每个地址码字段的位机共有条指令各指令的使用频度分别为该模型机有位和位两种指令字长位字长指令为寄存器寄存器二地址类型位字长指令为寄存器存储器二地址变址寻址类型试设计有二种码长的扩展操作码使其平均码长最短并计算此种编码的平均