电气工程师-专业基础（发输变电）-数字电子技术-3.6时序逻辑电路.docx

《电气工程师-专业基础（发输变电）-数字电子技术-3.6时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《电气工程师-专业基础（发输变电）-数字电子技术-3.6时序逻辑电路.docx（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电气工程师-专业基础（发输变电）-数字电子技术-3.6时序逻辑电路单选题1.图3-6-1是一个集成74LS161集成计数器电路图，则该电路实现的逻辑功能是()。2018年真题（江南博哥）图3-6-1A.十进制加计数器B.四进制加计数器C.八进制加计数器D.十六进制加计数器 正确答案：C参考解析：加法计数器74LS161预置数端接地，无预置数。根据输出端逻辑关系，即当Q3Q2Q1Q0（0111）2时，下个CP脉冲，电路重新置零。从（0000）2到（0111）2需计数8次，因此该电路实现的逻辑功能是八进制计数器。单选题2.采用中规模加法计数器74LS161构成的电路如图3-6-2所示，该电路构成几

2、进制加法计数器()。2017年真题图3-6-2表3-6-174LS161功能表A.九进制B.十进制C.十二进制D.十三进制 正确答案：B参考解析：由表3-6-1得，加法计数器74LS161预置数为DCBA（0011）2，当QD1，QC1首次出现时，即输出为（1100）2重新进行预置数。其它情况继续保持计数。计数器的循环状态为：0011-0100-0101-0110-0111-1000-1001-1010-1011-1100-0011，因此，为十进制计数器。单选题3.四位双向移位寄存器74194组成的电路如图3-6-3所示，74194的功能表如表3-6-2所示，该电路的状态转换图为()。2016

3、年真题图3-6-3图3-6-4表3-6-2A.图（a）B.图（b）C.图（c）D.图（d） 正确答案：A参考解析：M1和CP的产生第一个脉冲时，M1CP1，电路处于置数状态，因此第一个数为1000。脉冲过后，M10，M01，电路开始执行右移操作。根据逻辑关系图以及电路图可看出：故其循环为1000、0100、0010、0001。因此，状态转换图为图（a）。单选题4.图3-6-5电路中波形的频率为()。2013年真题图3-6-5A.25HzB.20HzC.10HzD.5Hz 正确答案：D参考解析：图中各计数器功能为：10位环形计数器：每10个输入脉冲，循环移位1个输出脉冲，为10倍分频；4位二进制

4、计数器：每24个输入脉冲，计数1个输出脉冲，为16倍分频；模25行波计数器：每25个输入脉冲，计数1个输出脉冲，为25倍分频；4位扭环计数器：每24个输入脉冲，计数1个输出脉冲，为8倍分频。则输出频率为：f0160103/（1016258）5Hz。单选题5.16进制加法计数器74161构成的电路如图3-6-6所示，74161的功能表如表3-6-3所示，F为输出，该电路能完成的功能为()。2012年真题图3-6-6表3-6-374161功能表A.200分频B.208分频C.240分频D.256分频 正确答案：A参考解析：74161为4位二进制异步计数器，是可预置数的加法器。图中电路采用两片741

5、61并行级联的方式，其中左片为低位计数，预置数为：（1000）2；右片为高位计数，预置数为：（0011）2。若将2进制转换为16进制，总计数为：（38）16。16进制转化为10进制，总计数为：（38）16（56）10。题中采用同步预置法，即先预置数56，然后从56进行计数，输入到第256个脉冲时产生整体置零信号，因此本逻辑电路为：25656200分频器。单选题6.74LS161的功能如表3-6-4所示，图示电路的分频比（即Y与CP的频率之比）为()。2011年真题图3-6-7表3-6-4A.1:63B.1:60C.1:96D.1:256 正确答案：A参考解析：74161为4位二进制异步计数器，

6、可预置数的加法器。采用两片74161串行级联的方式，其中左片为低位计数，预置数为：（1001）2（9）16（9）10；右片为高位计数，预置数为：（0111）2（7）16（7）10。左片计数器从9开始计数，右片计数器从7开始计数，因此CP为：Y（169）（167）63。单选题7.同步16进制加法集成计数器74163构成的电路如图3-6-8所示，74163的功能表如表3-6-5所示，该电路完成下列哪种功能？()2010年真题图3-6-8表3-6-5A.256分频B.240分频C.208分频D.200分频 正确答案：D参考解析：两片计数器的连接方式分两种：并行进位：低位片的进位信号（CO）作为高位片

7、的使能信号，称为同步级联；串行进位：低位片的进位信号（CO）作为高位片的时钟脉冲，称为异步级联。计数器实现任意计数的方法主要有两种，一种为利用清除端CR的复位法，即反馈清零法，另一种为置入控制端LD的置数法，即同步预置法。本题中，左片为低四位计数，预置数为：（1000）2；右片为高四位计数，预置数为：（0011）2。总预置数为（38）16，将16进制转化为10进制：（38）16（56）10。74163是4位二进制同步加法计数器，若无预置数，两个74163集成计数器可组成1616256位计数器，则本逻辑电路的计数为：25656200，为200分频器。单选题8.n位寄存器组成的环形移位寄存器可以构

8、成()位计数器。2007年真题A.nB.2nC.4nD.无法确定 正确答案：A参考解析：一个触发器只可以存放一位二进制信息，所以n位寄存器实际上就是受同一时钟脉冲控制的n个触发器。当寄存n位二进制信息时，就需要有n个触发器组成，可构成n位计数器。单选题9.如图3-6-9所示的某时序电路状态图为下列哪种电路？()2005年真题图3-6-9A.五进制计数器B.六进制计数器C.环形计数器D.移位寄存器 正确答案：A参考解析：状态图中，五种不重复状态完成一次循环，为五进制计数器。环形计数器的状态为，与状态图不符。移位寄存器有移位功能，也就是每来一个脉冲，状态向右或向左移一位，题目中从000到010的状

9、态可知不是移位计数器。单选题10.图3-6-10电路中，计数器74163构成电路的逻辑功能为()。2014年真题图3-6-10A.同步84进制加法计数B.同步73进制加法计数C.同步72进制加法计数D.同步32进制加法计数 正确答案：B参考解析：CRQ3Q6，当计数值Q3Q61时，同步清零。计数范围为000000001001000，所以该计数器为同步73进制加法计数器。单选题11.关于是哪种计数器的判断，正确的是()。2008年真题图3-6-11表3-6-6A.同步196计数器B.同步195计数器C.同步198计数器D.同步256计数器 正确答案：A参考解析：如图3-6-11所示，左边的芯片电

10、路低位计数，预置数为（1100）2；右侧的芯片电路高位计数，预置数为：（0011）2，转换为16进制，总置数为（3C）16（60）10。题目中采用同步预置法，即先预置数为60，然后计数器再计数，输入到第256个脉冲时产生整体置零信号，所以为25660196计数器。单选题12.时序电路如图3-6-12所示，其中RA、RB、RS均为8位移位寄存器，其余电路分别为全加器和D触发器，那么，该电路又具有()功能。2007年真题图3-6-12A.实现两组8位二进制串行乘法功能B.实现两组8位二进制串行除法功能C.实现两组8位二进制串行加法功能D.实现两组8位二进制串行减法功能 正确答案：C参考解析：已知C

11、1Q，QD，Qn1DCO（进位标志），可得真值表如表3-6-7所示。表3-6-7从逻辑关系上分析可知该电路实现了两组8位二进制串行加法功能。单选题13.图3-6-13电路的逻辑功能为()。图3-6-13A.异步8进制计数器B.异步7进制计数器C.异步6进制计数器D.异步5进制计数器 正确答案：D参考解析：分析电路逻辑功能步骤如下：分析电路组成。该电路是由三个下降沿触发的JK触发器组成的电路。由于触发器1的时钟信号为触发器0的输出，故为异步时序逻辑电路。驱动方程为：J2Q1nQ0n，K21；J1K11；，K01。由JK触发器特征方程可确定状态方程。JK触发器特征方程为：状态方程为：，画出状态转换

12、图如图3-6-14所示。由图可知该电路输出有5种状态，且依次循环，因此为异步5进制计数器。图3-6-14单选题14.一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为1kHz，经过()ms可以转换为4位并行数据输出。A.8B.4C.2D.1 正确答案：B参考解析：移位寄存器中，每来一个移位正脉冲，触发器的状态便向右或向左移一位。要移动4位数据，需要4个移位正脉冲，时间为t4T4/f4/1kHz4ms。单选题15.四位并行输入寄存器输入一个新的四位数据时需要()个CP时钟脉冲信号。A.0B.1C.2D.4 正确答案：B参考解析：本题中寄存器并行输入，当“寄存指令”（正脉冲）到来时，四位二进制数

13、d4d3d2d1存入四个触发器。即输入过程只需一个时钟脉冲信号。单选题16.如图3-6-15所示，电路中Z点的频率为()。图3-6-15A.5HzB.10HzC.20HzD.25Hz 正确答案：A参考解析：10位环形计数器实现10分频，4位二进制计数器实现24分频，模25行波计数器实现25分频，4位扭环形计数器实现8分频，故电路中Z点的频率为：fZ16000010162585Hz。单选题17.欲把36kHz的脉冲信号变为1Hz的脉冲信号，若采用10进制集成计数器，则各级的分频系数为()。2012年真题A.（3，6，10，10，10）B.（4，9，10，10，10）C.（3，12，10，10，1

14、0）D.（18，2，10，10，10） 正确答案：B参考解析：分频是指将一单一频率信号的频率降低为原来的1/N，就叫N分频。采用10进制集成计数器分频，每个计数器的分频系数都应小于等于10，系数乘积应为：361000/136000。单选题18.由四位二进制同步计算器74163构成的逻辑电路如图3-6-16所示，该电路的逻辑功能为()。图3-6-16A.同步256进制计数器B.同步243进制计数器C.同步217进制计数器D.同步196进制计数器 正确答案：D参考解析：该二进制计数器为带计数预置功能的同步计数器（相关功能请查阅芯片规格书）。当电路计数溢出发生进位后，电路通过反相器将预置数重新装载，计数器将从预置数开始重新计数。由图3-6-16可知电路预置数为00111100，因此计数范围为0011110011111111，即为196进制计数器。