(11)--[2.4] MCS-51单片机的并行I／O端口).ppt

《(11)--[2.4] MCS-51单片机的并行I／O端口).ppt》由会员分享，可在线阅读，更多相关《(11)--[2.4] MCS-51单片机的并行I／O端口).ppt（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2 2.4 4 M MC CS S-5 51 1单单片片机机的的 并并 行行I IO O端端 口口 /P3.6/P3.72.4 MCS-51单片机的并行IO端口 n 5151单片机有单片机有4 4个个I/OI/O端口，每端口，每个端口都是个端口都是8 8位准双向口，共位准双向口，共占占3232根引脚。每个端口都包根引脚。每个端口都包括一个锁存器括一个锁存器(即专用寄存器即专用寄存器P0P0P3)P3)、一个输出驱动器和、一个输出驱动器和输入缓冲器。通常把输入缓冲器。通常把4 4个端口个端口笼统地表示为笼统地表示为P0P0P3P3。2.4 MCS-51单片机的并行IO端口 2.4 MCS-51单

2、片机的并行IO端口 P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用用户户I/O控控制制总总线线(CB)锁锁存存器器A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0地地址址总总线线数数据据总总线线(AB)(DB)VccVssVccVssP1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7RST

3、P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7XTAL2XTAL1VssVccP0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7EA/VppALE/PROGPSENP2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0123456789101112141516171819204039383736353433323130292827262524232221803180518751RXDTXDINT0INT1T0T1WRRD2.4 MCS-51单片机的并行IO端口 P0P0口的结构及特点口的结构及特点 nP0P0口的某位口的某位P0.n(n=07)P0.n

4、(n=07)结构图，它由一个输出锁结构图，它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中电路组成。从图中可以可以看出，看出，P0P0口既可以作为口既可以作为I/OI/O用，用，也可以作为地址也可以作为地址/数据线用。数据线用。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2.4 MCS-51单片机的并行IO端口 1.P01.P0口作为普通口作为普通I/OI/O口口n输出时输出时:CPU:CPU发出控制电平发出控制电平“0

5、”0”封锁封锁“与与”门，将输出门，将输出上拉场效应管上拉场效应管T1T1截止，同时使截止，同时使多路开关多路开关MUXMUX把锁存器与输出把锁存器与输出驱动场效应管驱动场效应管T2T2栅极接通。栅极接通。故内部总线与故内部总线与P0P0口同相。由口同相。由于输出驱动级是漏极开路电路，于输出驱动级是漏极开路电路，若驱动若驱动NMOSNMOS或其它拉流负载或其它拉流负载时，需要外接上拉电阻。时，需要外接上拉电阻。P0P0的输出级可驱动的输出级可驱动8 8个个LSTTLLSTTL负载。负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据

6、控制控制VCCT1T2P0P0口口引脚引脚2.4 MCS-51单片机的并行IO端口 1.P01.P0口作为普通口作为普通I/OI/O口口n输入时输入时:分读引脚或读锁存分读引脚或读锁存器器 读引脚：读引脚：由传送指令由传送指令(MOV)(MOV)实现；实现；下面一个缓冲器用于读端口下面一个缓冲器用于读端口引脚数据，当执行一条由端口引脚数据，当执行一条由端口输入的指令时，读脉冲把该三输入的指令时，读脉冲把该三态缓冲器打开，这样端口引脚态缓冲器打开，这样端口引脚上的数据经过缓冲器读入到内上的数据经过缓冲器读入到内部总线。部总线。D QCLK QMUXP0.n读读锁存器锁存器内部总内部总线线写写锁存

7、器锁存器读读引引脚脚地址地址/数数据据控制控制VCCT1T2P0P0口口引脚引脚2.4 MCS-51单片机的并行IO端口 1.P01.P0口作为普通口作为普通I/OI/O口口n输入时输入时:分读引脚或分读引脚或读锁存器读锁存器 读锁存器：读锁存器：有些指令有些指令 如：如：ANL P0ANL P0，A A称为称为“读读-改改-写写”指令，需指令，需要读锁存器。上面一个要读锁存器。上面一个缓冲器用于读端口锁存缓冲器用于读端口锁存器数据。器数据。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2.

8、4 MCS-51单片机的并行IO端口 n*原因：如果此时该端口的负原因：如果此时该端口的负载恰是一个晶体管基极，且原载恰是一个晶体管基极，且原端口输出值为端口输出值为1 1，那么导通了，那么导通了的的PNPN结会把端口引脚高电平拉结会把端口引脚高电平拉低；若此时直接读端口引脚信低；若此时直接读端口引脚信号，将会把原输出的号，将会把原输出的“1”1”电电平误读为平误读为“0”0”电平。电平。现采用读输出锁存器代替读现采用读输出锁存器代替读引脚，图中，上面的三态缓冲器引脚，图中，上面的三态缓冲器就为读锁存器就为读锁存器Q Q端信号而设，读端信号而设，读输出锁存器可避免上述可能发生输出锁存器可避免上

9、述可能发生的错误。的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚2.4 MCS-51单片机的并行IO端口 n准双向口：准双向口：从图中可以看出，在读入端从图中可以看出，在读入端口数据时，由于输出驱动口数据时，由于输出驱动FETFET并接在引脚上，如果并接在引脚上，如果T2T2导通，导通，就会将输入的高电平拉成低就会将输入的高电平拉成低电平，产生误读。所以电平，产生误读。所以在端在端口进行输入操作前，应先向口进行输入操作前，应先向端口锁存器写端口锁存器写“1”1”，使，使T2T2截截

10、止，引脚处于悬浮状态，变止，引脚处于悬浮状态，变为高阻抗输入。这就是所谓为高阻抗输入。这就是所谓的的准双向口准双向口。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2.4 MCS-51单片机的并行IO端口 2 P02 P0作为地址作为地址/数据总线数据总线n在系统扩展时，在系统扩展时，P0P0端口作为地端口作为地址址/数据总线使用时，分为：数据总线使用时，分为：P0P0引脚输出地址引脚输出地址/数据信息。数据信息。CPUCPU发出控制电平发出控制电平“1”1”，打开，打开“与与”门，又使多路

11、开关门，又使多路开关MUXMUX把把CPUCPU的地址的地址/数据总线与数据总线与T2T2栅极栅极反相接通，输出地址或数据。反相接通，输出地址或数据。由图上可以看出，上下两个由图上可以看出，上下两个FETFET处于反相，构成了处于反相，构成了推拉式的输推拉式的输出电路出电路，其，其负载能力大大增强负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口口引脚引脚2.4 MCS-51单片机的并行IO端口 n真正的双向口真正的双向口 P0P0引脚输出地址引脚输出地址/输输入数据入数据 输入信号是从

12、引脚通输入信号是从引脚通过输入缓冲器进入内部过输入缓冲器进入内部总线。总线。此时，此时，CPUCPU自动使自动使MUXMUX向下，并向向下，并向P0P0口写口写“1”1”，“读引脚读引脚”控制信号控制信号有效，下面的缓冲器打有效，下面的缓冲器打开，外部数据读入内部开，外部数据读入内部总线。总线。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/数据数据控制控制VCCT1T2P0P0口引口引脚脚2.4 MCS-51单片机的并行IO端口 P1P1口的结构及特点口的结构及特点它由一个输出锁存器、它由一个输出锁存器、两个三态输入缓冲器两个三态输入缓冲器

13、和输出驱动电路组成和输出驱动电路组成-准双向口。准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚VCCRT TP1口引脚2.4 MCS-51单片机的并行IO端口 P2P2口的结构及特点口的结构及特点1 P21 P2口作为普通口作为普通I/OI/O口口 CPU CPU发出控制电平发出控制电平“0”0”，使多路开关，使多路开关MUXMUX倒向锁倒向锁存器输出存器输出Q Q端，构成一个端，构成一个准双向口。其功能与准双向口。其功能与P1P1相相同。同。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读

14、引脚读引脚地址地址控制控制VCCRTP2口引脚2.4 MCS-51单片机的并行IO端口 2 P22 P2口作为地址总线口作为地址总线n 在系统扩展片外程序存在系统扩展片外程序存储器扩展数据存储器且储器扩展数据存储器且容量超过容量超过256B(256B(用用MOVX MOVX DPTRDPTR指令指令)时，时，CPUCPU发发出控制电平出控制电平“1”1”，使多，使多路开关路开关MUXMUX倒内部地址线。倒内部地址线。此时，此时，P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚

15、2.4 MCS-51单片机的并行IO端口 P3P3口的结构及特点口的结构及特点 n1 1 作为通作为通用用I/OI/O口与口与P1P1口类似口类似-准双准双向口向口（W=1W=1）D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能W2.4 MCS-51单片机的并行IO端口 P3P3口的结构及特点口的结构及特点 n2 P32 P3第二功能第二功能(Q=1)(Q=1)此时引脚部分输此时引脚部分输入入(Q=1(Q=1、W=1),W=1),部分输出部分输出(Q=1(Q=1、

16、WW输出输出)。D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能WP3.0P3.0：RXDRXD串行口输入串行口输入P3.1P3.1：TXDTXD串行口输出串行口输出P3.2P3.2：INT0INT0外部中断外部中断0 0输入输入P3.3P3.3：INT1INT1外部中断外部中断1 1输入输入P3第二功能各引脚功能定义：2.4 MCS-51单片机的并行IO端口 P3.4P3.4：T0T0定时器定时器0 0外部输入外部输入P3.5P3.5：T1T1定时器定时器1 1外部输入外部输入P3.6P3.6：WRWR外部写控制外部写控制P3.7P3.7：RDRD外部读控制外部读控制