(1.4.5)--3.9状态机的VHDL程序设计20190812.ppt

《(1.4.5)--3.9状态机的VHDL程序设计20190812.ppt》由会员分享，可在线阅读，更多相关《(1.4.5)--3.9状态机的VHDL程序设计20190812.ppt（16页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第3章 EDA技术设计与应用精讲3.9 状态机的VHDL程序设计内容提要内容提要状态机的设计基础知识；一般状态机的VHDL设计；状态机的设计要点。一、状态机的设计基础1状态机的组成图1 状态机的结构示意图用于存储状态机的内部状态确定状态机的激励方程确定状态机的输出方程2状态机的基本操作(1)状态机内部状态转换。状态机转化由状态译码器根据当前状态和输入条件决定。(2)产生输出信号序列。输出信号由输出译码器根据当前状态和输入条件决定。图1 状态机的结构示意图3状态机的种类在产生输出的过程中，由是否使用输入信号可以确定状态机的类型。两种典型的状态机是摩尔(MOORE)状态机和米立(MEALY)状态机

2、。在摩尔状态机中，其输出只是当前状态值的函数，并且仅在时钟边沿到来时才发生变化。米立状态机的输出则是当前状态值、当前输出值和当前输入值的函数。二、一般状态机的VHDL设计1设计思路为了能获得可综合的、高效的VHDL状态机描述，建议使用枚举类数据类型来定义状态机的状态，并使用多进程方式来描述状态机的内部逻辑。例如可使用两个进程来描述，一个进程描述时序逻辑，包括状态寄存器的工作和寄存器状态的输出；另一个进程描述组合逻辑，包括进程间状态值的传递逻辑以及状态转换值的输出。必要时还可引入第三个进程完成其他的逻辑功能。2编程举例【例题】一般状态机的VHDL设计模型。图2 一般状态机状态转换图STATE_I

3、NPUTS=0000STATE_INPUTS=0001STATE_INPUTS=1110STATE_INPUTS=1111LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY S_MACHINE IS PORT(CLK,RESET:IN STD_LOGIC;STATE_INPUTS:IN STD_LOGIC_VECTOR(0 TO 1);COMB_OUTPUTS:OUT STD_LOGIC_VECTOR(0 TO 1);END ENTITY S_MACHINE;-状态输入信号-状态译码输出信号ARCHITECTURE ART OF S_MACHINE

4、IS TYPE STATES IS(ST0,ST1,ST2,ST3);SIGNAL CURRENT_STATE,NEXT_STATE:STATES;-定义STATES为枚举型数据类型保存当前状态值保存下一个状态值 BEGIN REG:PROCESS(RESET,CLK)IS-时序逻辑进程 BEGIN IF RESET=1THEN CURRENT_STATE=ST0;ELSIF(CLK=1 AND CLKEVENT)THEN CURRENT_STATECOMB_OUTPUTS=00;IF STATE_INPUTS=00 THEN NEXT_STATE=ST0;ELSE NEXT_STATECOM

5、B_OUTPUTS=01;IF STATE_INPUTS=00 THEN NEXT_STATE=ST1;ELSE NEXT_STATECOMB_OUTPUTS=10;IF STATE_INPUTS=11 THEN NEXT_STATE=ST2;ELSE NEXT_STATECOMB_OUTPUTS=11;IF STATE_INPUTS=11 THEN NEXT_STATE=ST3;ELSE NEXT_STATE=ST0;END IF;END CASE;END PROCESS COM;END ARCHITECTURE ART;-由信号NEXT_STATE将下一状态值带出此进程,进入进程REG-对

6、应ST3的译码输出“11-根据外部的状态控制输入“11-在下一时钟后,进程REG的状态将维持为 ST3-否则,在下一时钟后，进程REG的状态将为ST0回到初始状态，实现了系统运行的循环控制注意事项：（1）用于进程间信息传递的信号CURRENT_STATE和 NEXT_STATE在状态机设计中称为反馈信号。（2）在设计中，如果希望输出的信号具有寄存器锁存功能，则需要为此输出第三个进程，并把CLK和RESET信号放到敏感信号表中。（3）进程间一般是并行运行的，但由于敏感信号的设置不同以及电路的延迟，在时序上，进程间的动作是有先后的。本例中，进程“REG”在时钟上升沿到来时，将首先运行，完成状态转换

7、的赋值操作。如果外部控制信号STATE_INPUTS不变，则只有当来自进程REG的信号CURRENT_STATE改变时，进程COM才开始动作。在此进程中，将根据CURRENT_STATE的值和外部的控制码STATE_INPUTS来决定下一时钟边沿到来后，进程REG的状态转换方向。三、状态机的设计总结1状态机的设计，最好事先根据各个状态的输入、输出以及状态转换条件，先画出一个状态图，再进行编程。2状态机的运行中，信号传递的反馈机制的作用是实现当前状态的存储和下一个状态的译码设定。在VHDL中可以有两种方式来创建反馈机制，即使用信号的方式和使用变量的方式，通常倾向于使用信号的方式。一般地，先在进程中使用变量传递数据，然后使用信号将数据带出进程。