[计算机软件及应用]第4章_编码器amp译码器.ppt

《[计算机软件及应用]第4章_编码器amp译码器.ppt》由会员分享，可在线阅读，更多相关《[计算机软件及应用]第4章_编码器amp译码器.ppt（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、主主主主 讲：解讲：解讲：解讲：解 武武武武电子信箱：电子信箱：电子信箱：电子信箱：i i i i第四章第四章 组合逻辑电路组合逻辑电路之之编码器编码器&译码器译码器4.3.1 4.3.1 编码编码器器器器 编编码码：将将将将输输入入入入的的的的每每每每个个个个高高高高/低低低低电电平平平平信信信信号号号号变变成成成成一一一一个个个个对对应应的的的的二二二二进进制制制制代代代代码码。能完成。能完成。能完成。能完成编码编码功能的功能的功能的功能的电电路称路称路称路称为编码为编码器。器。器。器。在在在在电电子子子子设备设备中将字符中将字符中将字符中将字符变换变换成二成二成二成二进进制数，叫做字符制

2、数，叫做字符制数，叫做字符制数，叫做字符编码编码。用二用二用二用二进进制数制数制数制数码码表示十表示十表示十表示十进进制数，叫做二十制数，叫做二十制数，叫做二十制数，叫做二十进进制制制制编码编码。根据根据根据根据编码编码的概念，的概念，的概念，的概念，编码编码器的器的器的器的输输入端子数入端子数入端子数入端子数N N和和和和输输出端子数出端子数出端子数出端子数n n应应该满该满足关系式：足关系式：足关系式：足关系式：N2N2n n。优优先先先先编码编码器：能器：能器：能器：能识别输识别输入（入（入（入（请请求求求求编码编码）信号的）信号的）信号的）信号的优优先先先先级别级别，并并并并进进行行行

3、行编码编码的的的的逻辑逻辑部件称部件称部件称部件称为优为优先先先先编码编码器。器。器。器。4.3 4.3 若干常用组合逻辑电路若干常用组合逻辑电路一、普通编码器一、普通编码器一、普通编码器一、普通编码器 特点：任何时刻只特点：任何时刻只特点：任何时刻只特点：任何时刻只允许输入一个编码允许输入一个编码允许输入一个编码允许输入一个编码信号。信号。信号。信号。例：例：例：例：3 3位位位位二进制普二进制普二进制普二进制普通编码器通编码器通编码器通编码器输输 入入输输 出出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0

4、01 10 00 00 00 00 00 00 00 00 00 00 01 10 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 00 01 10 00 00 00 00 01 11 10 00 00 00 01 10 00 00 01 10 00 00 00 00 00 00 01 10 00 01 10 01 10 00 00 00 00 00 01 10 01 11 10 00 00 00 00 00 00 00 01 11 11 11 14.3.1 4.3.1 编码器编码器利用无关项化简，得：利用无关项化简

5、，得：举例：某个举例：某个举例：某个举例：某个I I要编码要编码要编码要编码4.3.1 4.3.1 编码器编码器二、优先编码器二、优先编码器允许同时输入两个以上允许同时输入两个以上允许同时输入两个以上允许同时输入两个以上的编码信号，的编码信号，的编码信号，的编码信号，但只对其中优先权最高但只对其中优先权最高但只对其中优先权最高但只对其中优先权最高的一个进行编码。的一个进行编码。的一个进行编码。的一个进行编码。例：例：例：例：8 8线线线线-3-3线优先编码器线优先编码器线优先编码器线优先编码器 设设设设 I I7 7优先权最高优先权最高优先权最高优先权最高 I I0 0优先权最低优先权最低优先

6、权最低优先权最低输输 入入输输 出出I0I1I2I3I4I5I6I7Y2Y1Y0XXXXXXX1111XXXXXX10110XXXXX100101XXXX1000100XXX10000011XX100000010X1000000001100000000004.3.1 4.3.1 编码器编码器选通信号选通信号选通信号选通信号选通信号4.3.1 4.3.1 编码器编码器实例：实例：74HC14874HC148附附加加输输出出信信号号为0时，电路工作无编码输入为0时，电路工作有编码输入4.3.1 4.3.1 编码器编码器状态状态11不工作不工作01工作，但无输入工作，但无输入10工作，且有输入工作，

7、且有输入00不可能出现不可能出现附加输出信号的状态及含意附加输出信号的状态及含意4.3.1 4.3.1 编码器编码器输 入输 出1XX X XX X X X 11111011111111111010XX X XX X X 0000100XX X XX X 01001100XX X XX 011010100XX X X0111011100XX X 01111100100XX 0 11111101100X01111111101000111111111110控制端扩展功能举例：控制端扩展功能举例：控制端扩展功能举例：控制端扩展功能举例：例：例：例：例：用两片用两片用两片用两片8 8线线线线-3-3线

8、优先编码器线优先编码器线优先编码器线优先编码器1616线线线线-4-4线优先编码器线优先编码器线优先编码器线优先编码器其中，其中，其中，其中，的优先权最高的优先权最高的优先权最高的优先权最高 4.3.1 4.3.1 编码器编码器YYS SYYEXEX状态状态1 11 1不工作不工作0 01 1工作，但无输入工作，但无输入1 10 0工作，且有输入工作，且有输入0 00 0不可能出现不可能出现4.3.1 4.3.1 编码器编码器 第一片为高优先权第一片为高优先权 只有只有(1)(1)无编码输入时无编码输入时(Y(YS S=0)=0)，(2)(2)才允许工作才允许工作(S(S2 2=0)=0)第第

9、(1)(1)片片YYEXEX=0=0 时表示对时表示对 AA1515AA8 8的编码的编码 低低3 3位输出应是两片的输出的位输出应是两片的输出的“或或”4.3.1 4.3.1 编码器编码器YYS SYYEXEX状态状态1 11 1不工作不工作0 01 1工作，但无输入工作，但无输入1 10 0工作，且有输入工作，且有输入0 00 0不可能出现不可能出现4.3.1 4.3.1 编码器编码器4.3.1 4.3.1 编码器编码器三、二三、二三、二三、二-十进制优先编码器十进制优先编码器十进制优先编码器十进制优先编码器 将将将将 编成编成编成编成0110 11100110 1110 的优先权最高，的

10、优先权最高，的优先权最高，的优先权最高，最低最低最低最低 输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码8线线-3线优先编码器：线优先编码器：CT54148/CT74148CT54LS148/CT74LS148CC453210线线-4线优先编码器：线优先编码器：CT54147/CT74147CT54LS147/CT74LS147CC40147常用中规模优先编码器常用中规模优先编码器键控键控键控键控8421BCD8421BCD码编码器码编码器码编码器码编码器4.3.1 4.3

11、.1 编码器编码器二十进制优先编码器二十进制优先编码器二十进制优先编码器二十进制优先编码器74LS14774LS1474.3.1 4.3.1 编码器编码器没有没有I0输入，输入，当当I1I9均均无无效效时时，输输出出1111，其其反反码码为为0000，表表中中第第一一行行默默认认为为I0输入输入 I1I2I3I4I5I6I7I8I9Y3Y2Y1Y01111111111111XXXXXXXX00110XXXXXXX010111XXXXXX0111000XXXXX01111001XXXX011111010XXX0111111011XX01111111100X01111111110101111111

12、11110命名命名4.3.2 4.3.2 译码器译码器译码器译码器 译码：将每个输入的二进制代码译成对应的输出高、低电译码：将每个输入的二进制代码译成对应的输出高、低电译码：将每个输入的二进制代码译成对应的输出高、低电译码：将每个输入的二进制代码译成对应的输出高、低电平信号。是编码的逆过程。平信号。是编码的逆过程。平信号。是编码的逆过程。平信号。是编码的逆过程。常用的有：二进制译码器，二常用的有：二进制译码器，二常用的有：二进制译码器，二常用的有：二进制译码器，二-十进制译码器，显示译码器十进制译码器，显示译码器十进制译码器，显示译码器十进制译码器，显示译码器等等等等2线线-4线译码器线译码器

13、写输出表达式：写输出表达式：STA1A0Y3Y2Y1Y01111100011100011101010101101101112线-4线译码器真值表BIN/OCTY0STY1Y2Y3A0A112EN01232线-4线译码器由输出表达式列真值表由输出表达式列真值表由由真真值值表表可可见见，在在选选通通端端ST（低低电电平平有有效效）为为0时时，对对应应译译码码地地址址输输入入端端A1、A0的的每每一一组组代代码码输输入入，都都能能译译成成在在对对应应输输出出端输出低电平端输出低电平0。在在译译码码的的过过程程中中，任任何何时时刻刻只只有有一一个个输输出出端端为为有有效效电电平平，且其余输出端都为相反

14、的电平。且其余输出端都为相反的电平。4.3.2 译码器译码器 一、二进制译码器一、二进制译码器一、二进制译码器一、二进制译码器 例：例：例：例：3 3线线线线88线译码器线译码器线译码器线译码器输输 入入输输 出出A A2 2A A1 1A A0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 00 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 01 10 00 00 00 00 00 01 10 00 00 01 11 10 00 00 00 01 10 00

15、 00 01 10 00 00 00 00 01 10 00 00 00 01 10 01 10 00 01 10 00 00 00 00 01 11 10 00 01 10 00 00 00 00 00 01 11 11 11 10 00 00 00 00 00 00 04.3.2 4.3.2 译码器译码器译码器译码器真值表真值表真值表真值表 逻辑表达式：逻辑表达式：逻辑表达式：逻辑表达式：用电路进行实现用电路进行实现 用二极管与门阵用二极管与门阵列组成的列组成的3线线8线译码器线译码器4.3.2 译码器译码器集成译码器实例集成译码器实例集成译码器实例集成译码器实例：74HC13874HC1

16、38低电平输出附加控制端4.3.2 译码器译码器74HC138的功能表：输输输输 入入入入输输输输 出出出出S S1 1A A2 2A A1 1A A0 00 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 01 11 11 11 11 11 11 10 01 10 00 00 01 11 11 11 11 11 11 10 01 11 10 00 01 10 01 11 11 11 11 10 01 11 11 10 00 01 11 11 11 11 11 1

17、0 01 11 11 11 10 01 10 00 01 11 11 10 01 11 11 11 11 10 01 10 01 11 11 10 01 11 11 11 11 11 10 01 11 10 01 10 01 11 11 11 11 11 11 10 01 11 11 10 01 11 11 11 11 11 11 14.3.2 译码器译码器 利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展利用附加控制端进行扩展例：例：例：例：用用用用74HC13874HC138（3 3线线线线88线译码器）线译码器）线译码器）线译码器）4 4线线1616线译码器线译码器4.

18、3.2 4.3.2 译码器译码器译码器译码器D3=1输入译码信号大于8D3=0输入的译码信号小于等于01114.3.2 4.3.2 译码器译码器译码器译码器二、二二、二二、二二、二十进制译码器十进制译码器十进制译码器十进制译码器 将输入将输入将输入将输入BCDBCD码的码的码的码的1010个代码译成个代码译成个代码译成个代码译成1010个高、低电平的输出信号个高、低电平的输出信号个高、低电平的输出信号个高、低电平的输出信号;也称也称也称也称BCDBCD译码器、译码器、译码器、译码器、4-104-10译码器；译码器；译码器；译码器；BCDBCD码以外的伪码，输出均无低码以外的伪码，输出均无低码以

19、外的伪码，输出均无低码以外的伪码，输出均无低电平信号产生电平信号产生电平信号产生电平信号产生 拒绝伪码拒绝伪码拒绝伪码拒绝伪码74HC4274HC424.3.2 译码器译码器三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路1.1.基本原理基本原理基本原理基本原理3 3位二进制译码器给出位二进制译码器给出位二进制译码器给出位二进制译码器给出3 3变量的全部最小项变量的全部最小项变量的全部最小项变量的全部最小项;。n n位二进制译码器给出位二进制译码器给出位二进制译码器给出位二进制译码器给出n n变量的全部最小项变量的全部最小项变量的全部最小项变量的全部最小项;任意函数任意函数任意函数任意

20、函数将将将将n n位二进制译码输出的最小项组合起来，可获得任何位二进制译码输出的最小项组合起来，可获得任何位二进制译码输出的最小项组合起来，可获得任何位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于形式的输入变量不大于形式的输入变量不大于形式的输入变量不大于n n的组合函数的组合函数的组合函数的组合函数4.3.2 译码器译码器2.2.举例举例利用利用利用利用7413874138设计一个多输出的组合逻辑电路，输出逻辑式为：设计一个多输出的组合逻辑电路，输出逻辑式为：设计一个多输出的组合逻辑电路，输出逻辑式为：设计一个多输出的组合逻辑电路，输出逻辑式为：四、显示译码器四、显示译码器

21、1.1.七段字符显示器七段字符显示器七段字符显示器七段字符显示器 如：如：如：如：4.3.2 译码器译码器2.BCD七段字符显示译码器（代码转换器）七段字符显示译码器（代码转换器）7448 输输输输 入入入入输输输输 出出出出数字数字数字数字A A3 3A A2 2A A1 1 A A0 0Y Ya aY Yb bY Yc c Y Yd dY Ye eY Yf fY Yg g字形字形字形字形0 00 00 00 00 01 11 11 11 11 11 10 01 10 00 00 01 10 01 11 10 00 00 00 02 20 00 01 10 01 11 10 01 11 10

22、 01 13 30 00 01 11 11 11 11 11 10 00 01 14 40 01 10 00 00 01 11 10 00 01 11 15 50 01 10 01 11 10 01 11 10 01 11 16 60 01 11 10 00 00 01 11 11 11 11 17 70 01 11 11 11 11 11 10 00 00 00 08 81 10 00 00 01 11 11 11 11 11 11 19 91 10 00 01 11 11 11 10 00 01 11 110101 10 01 10 00 00 00 01 11 10 01 111111

23、10 01 11 10 00 01 11 10 00 01 112121 11 10 00 00 01 10 00 00 01 11 113131 11 10 01 11 10 00 01 10 01 11 114141 11 11 10 00 00 00 01 11 11 11 115151 11 11 11 10 00 00 00 00 00 00 0BCDBCD七段七段七段七段显示译码器显示译码器显示译码器显示译码器74487448的逻辑图的逻辑图的逻辑图的逻辑图4.3.2 译码器译码器4.3.2 4.3.2 译码器译码器译码器译码器74487448的附加控制信号的附加控制信号的附加控制

24、信号的附加控制信号：（1 1）uu灯测试输入灯测试输入灯测试输入灯测试输入 当当 时，时，Ya Yg全全部置为部置为14.3.2 译码器译码器74487448的附加控制信号的附加控制信号的附加控制信号的附加控制信号：（：（：（：（2 2）uu灭灯灭灯灭灯灭灯输入输入输入输入/灭零灭零灭零灭零输出输出输出输出输入输入输入输入信号，称灭灯输入控制端：信号，称灭灯输入控制端：信号，称灭灯输入控制端：信号，称灭灯输入控制端：无论输入状态是什么，数码管熄灭无论输入状态是什么，数码管熄灭无论输入状态是什么，数码管熄灭无论输入状态是什么，数码管熄灭输出输出输出输出信号，称灭零输出端：信号，称灭零输出端：信号

25、，称灭零输出端：信号，称灭零输出端：只有当输入只有当输入只有当输入只有当输入 ，且灭零输入信号，且灭零输入信号，且灭零输入信号，且灭零输入信号 时，时，时，时，才给出低电平才给出低电平才给出低电平才给出低电平 因此因此因此因此 表示译码器表示译码器表示译码器表示译码器将本来应该显示的零熄灭了将本来应该显示的零熄灭了将本来应该显示的零熄灭了将本来应该显示的零熄灭了 uu灭零输入灭零输入灭零输入灭零输入当 时，时，则灭灯4.3.2 译码器译码器例：利用例：利用例：利用例：利用 和和和和 的配合，实现多位显示系统的灭的配合，实现多位显示系统的灭的配合，实现多位显示系统的灭的配合，实现多位显示系统的灭零控制零控制零控制零控制 整数部分：最高位是整数部分：最高位是整数部分：最高位是整数部分：最高位是0 0，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出 作为次高位的作为次高位的作为次高位的作为次高位的 输入信号输入信号输入信号输入信号 小数部分：最低位是小数部分：最低位是小数部分：最低位是小数部分：最低位是0 0，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出，而且灭掉以后，输出 作为次低位的作为次低位的作为次低位的作为次低位的 输入信号输入信号输入信号输入信号