(1.8.4)--7.4 计数器电子技术基础.ppt

《(1.8.4)--7.4 计数器电子技术基础.ppt》由会员分享，可在线阅读，更多相关《(1.8.4)--7.4 计数器电子技术基础.ppt（19页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子技术基础7 时序逻辑电路7.4 计数器计数器定义在计算机和数字逻辑系统中，计数器是最基本、最常用的部件之一。它不仅可以记录输入的脉冲个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。计数器分类按时钟分同步计数器、异步计数器按计数过程中数字增减分加法计数器、减法计数器和可逆计数器按计数器中的数字编码分二进制计数器、二-十进制计数器和 循环码计数器等按计数容量分八进制计数器、六十进制等同步二进制加法计数器原理：根据二进制加法运算规则可知，在多位二进制数末位加1，若第i 位以下皆为1时，则第i 位应翻转。由此得出规律，若用T 触发器构成计数器，则第I 位触发器输入端Ti 的逻辑式应为：同步二

2、进制加法计数器同步二进制加法计数器：状态转换表同步二进制加法计数器：状态转换图同步二进制加法计数器：时序图同步二进制加法计数器：逻辑功能(1)由于每输入16个CLK 脉冲触发器的状态一循环，并在输出端C产生一进位信号，故为16进制计数器。若二进制数码的位数为n，而计数器的循环周期为2n，这样计数器又叫二进制计数器。将计数器中能计到的最大数称为计数器的容量，为2n1。(2)计数器有分频功能，也把它叫做分频器。若CLK脉冲的频率为 f0,则由16进制计数器的时序图可知，输出端Q0、Q1、Q2、Q3的频率为f0/2、f0/4、f 0/8、f0/16。同步十进制加法计数器同步十进制加法计数器=03同步

3、十进制加法计数器状态转换图有效循环异步二进制加法计数器构成方法：触发器接成计数器形式，时钟CLK加在最低位，高位脉冲接在低位的Q 端或Q 端。在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转由由JK触发器构成的异步触发器构成的异步3位二进制加法计数器位二进制加法计数器异步十进制加法计数器异步十进制加法计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010 1111这六个状态异步十进制加法计数器异步十进制加法计数器任意进制计数器的构成方法任意进制计数器的构成方法M进制N进制MNMN情况下任意进制计数器的构成方法情况下任意进制计数器的构成方法用多片N进制计数器组合起来，才能构成M进制计数器。连接方式有串行进位方式、并行进位方式、整体置零方式和整体置数方式。串行进位方式：在串行进位方式中，以低位片的进位信号作为高位片的时钟输入信号。两片始终同时处于计数状态。并行进位方式：在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号，两片的计数脉冲接在同一计数输入脉冲信号上。整体置零方式和整体置数方式首先将两片N进制计数器按串行进位方式或并行进位方式联成NN M 进制计数器，再按照NM的置零法和置数法构成M进制计数器。