SPI通讯协议介绍.docx

《SPI通讯协议介绍.docx》由会员分享，可在线阅读，更多相关《SPI通讯协议介绍.docx（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、SPI 通讯协议介绍SPI interfaceSPI 接口介绍SPI 是由美国摩托罗拉公司推出的一种同步串行传输标准，常作为单片机外设芯片串行 扩展接口。SPI 有 4 个引脚：SS(从器件选择线)、SDO(串行数据输出线)、SDI(串行数据输入线) 和 SCK(同步串行时钟线)。SPI 可以用全双工通信方式同时发送和接收 8(16)位数据，过程如下： 主机启动发送过程，送出时钟脉冲信号，主移位存放器的数据通过 SDO 移入到从移位存放器，同时从移位存放器中的数据通过 SDI 移人到主移位存放器中。8(16)个时钟脉冲过后，时钟停顿， 主移位存放器中的 8(16)位数据全部移人到从移位存放器中

2、，随即又被自动装入从接收缓冲器中， 从机接收缓冲器满标志位(BF)和中断标志位(SSPIF)置“1”。同理，从移位存放器中的 8 位数据全部移入到主存放器中，随即又被自动装入到主接收缓冲器中主接收缓冲器满标志位(BF)和中断标志位(SSPIF)置“1”。主 CPU 检测到主接收缓冲器的满标志位或者中断标志位置 1 后，就可以读取接收缓冲器中的数据。同样，从 CPU 检测到从接收缓冲器满标志位或中断标志位置 1 后， 就可以读取接收缓冲器中的数据，这样就完成了一次相互通信过程。这里设置 dsPIC30F6014 为主掌握器，ISD4002 为从器件，通过 SPI 口完成通信掌握的过程。SPI 总

3、线协议SPI 是一个环形总线构造，由sscs、sck、sdi、sdo 构成，其时序其实很简洁，主要是在 sck 的掌握下，两个双向移位存放器进展数据交换。假设下面的 8 位存放器装的是待发送的数据 10101010，上升沿发送、下降沿接收、高位先发送。那么第一个上升沿来的时候数据将会是 sdo=1；存放器=0101010x。下降沿到来的时候，sdi 上的电平将所存到存放器中去，那么这时存放器=0101010sdi，这样在 8 个时钟脉冲以后，两个存放器的内容相互交换一次。这样就完成里一个 spi 时序。例子：假设主机和从机初始化就绪：并且主机的 sbuff=0xaa，从机的 sbuff=0x5

4、5，下面将分步对 spi 的 8 个时钟周期的数据状况演示一遍:假设上升沿发送数据第1页01010101001010101001 上0101010x1010101x011 下0101010010101011012 上1010100x0101011x102 下1010100101010110103 上0101001x1010110x013 下0101001010101101014 上1010010x0101101x104 下1010010101011010105 上0100101x1011010x015 下0100101010110101016 上1001010x0110101x106 下100

5、1010101101010107 上0010101x1101010x017 下0010101011010101018 上0101010x1010101x108 下010101011010101010脉冲 主机 sbuff 从机 sbuff sdi sdo这样就完成了两个存放器 8 位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo 相对于主机而言的。其中 ss 引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。依据以上分析，一个完整的传送周期是 16 位，即两个字节，由于，首先主机要发送命令过去，然后从机依据主机的名预备数据，主机在下一个 8 位时钟

6、周期才把数据读回来SPI 总线是 Motorola 公司推出的三线同步接口，同步串行 3 线方式进展通信:一条时钟线 SCK，一条数据输入线 MOSI，一条数据输出线 MISO;用于 CPU 与各种外围器件进展全双工、同步串行通讯。SPI 主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;供给频率可编程时钟;发送完毕中断标志;写冲突保护;总线竞争保护等。图 3 示出 SPI 总线工作的四种方式， 其中使用的最为广泛的是 SPI0 和 SPI3 方式(实线表示):图 2SPI 总线四种工作方式SPI 总线接口准时序SPI 模块为了和外设进展数据交换，依据外设工作要求，其输出串行同步

7、时钟极性和相位可以进展配置，时钟极性CPOL对传输协议没有重大的影响。假设 CPOL=0，串行同步时钟的空闲状态为低电平；假设 CPOL=1，串行同步时钟的空闲状态为高电平。时钟相位CPHA能够配置用于选择两种不同的传输协议之一进展数据传输。假设 CPHA=0，在串行同步时钟的第一个跳变沿上升或下降数据被采样；假设 CPHA=1，在串行同步时钟的其次个跳变沿上升或下降数据被采样。SPI 主模块和与之通信的外设音时钟相位和极性应当全都。SPI 总线接口时序如下图。第3页SPI 功能模块的设计依据功能定义及 SPI 的工作原理，将整个 IP Core 分为 8 个子模块：uC 接口模块、时钟分频模

8、块、发送数据FIFO 模块、接收数据FIFO 模块、状态机模块、发送数据规律模块、接收数据规律模块以及中断形式模块。深入分析 SPI 的四种传输协议可以觉察，依据一种协议，只要对串行同步时钟进展转换， 就能得到其余的三种协议。为了简化设计规定，假设要连续传输多个数据，在两个数据传输之间 插入一个串行时钟的空闲等待，这样状态机只需两种状态空闲和工作就能正确工作。SPI 协议简介SPI，是英语 Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为 PCB 的

9、布局上节约空间，供给便利，正是出于这种简洁易用的特性，现在越来越多的芯片集成了这种通信协议，比方P89LPC900.SPI，是一种高速的，全双工，同步的通信总线，其工作模式有两种：主模式和从模式， 无论那种模式，都支持3Mbit/s 的速率，并且还具有传输完成标志和写冲突保护标志。到目前为止，我使用过的具有 SPI 总线的器件，就是存储芯片Eprom：at25128，在使用过程中，觉察确实是有这种总线的优点。下面以 P89LPC900 单片机的 SPI 总线来解释 SPI 总线的通用使用规章。LPC900 单片机的 SPI 接口主要由 4 个引脚构成：SPICLK、MOSI、MISO 及/SS

10、，其中SPICLK 是整个 SPI 总线的公用时钟，MOSI、MISO 作为主机，从机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO 是主机的输入，从机的输出。/SS是从机的标志管脚，在相互通信的两个 SPI 总线的器件，/SS 管脚的电平低的是从机， 相反/SS 管脚的电平高的是主机。在一个SPI 通信系统中，必需有主机。SPI 总线可以配置成单主单从，单主多从，互为主从。今以互为主从模式作为讲解： 要进展 SPI 互为主从操作，必需遵照以下步骤：第5页1 对A、B 进展初始化，均设为主机需要进展以下操作。a) SPI 端口初始化为准双向。b) SPCTL 配置为 0x50，S

11、SIG=0，SPEN=1，MSTR=1。c) 去除 SPSTAT 中的 SPIF 及 WCOL 标志位为 0。d) 假设需要使用 SPI 中断，可使能相应中断位。2 将A 上一个引脚连接到B 的/SS 引脚上，然后拉低/SS，可将 B 强行置为从机模式， 同时B 时机发生以下变化：a) B 机的 MSTR 位自动清 0。b) B 机的 MOSI 及 SPICLK 强行变为输入模式，MISO 则变为输出模式。c) B 机 SPIF 位置位。d) 假设 SPI 中断使能，B 机将执行 SPI 中断效劳程序。3 B 机可设置为查询接收或中断接收方式，以时刻预备接收由A 机发送过来的数据， 要使B 机

12、恢复为主机，必需完整执行步骤 1。本例如中，通过两块 DP932 试验板构成了 SPI 互为主从测试系统。程序中应留意的问题：1 程序中应留意对首次拉低 SS 引脚进展处理：当 A 机首次通过 B_SS 将B 机设置为从机后，从机的 SBIF 位会置位会被认为完成一次传输，假设这之前，使能了SPI 中断， 则从机则会执行相应的中断效劳程序本例如程序中，当B 机的 SS 引脚被拉为低电平，B 机的 SBIF 首次置位进展处理。2 关于从机恢复为主机的问题：互为主从模式中，当 B 机被A 机设置为从机后，CPCTL 存放器中 MSTR 位被去除为 0，且SPIF 被置 1，MOSI 和 SPICL

13、K 强制变为输入模式，MISO 强制变为输出模式。要想恢复为主机，必需执行以下操作：a) 将 MSTR 位置 1，SPIF 位清 0。b) 将 MOSI，SPICLK，MISO 及 SS 重恢复为准双向口。c) 在 a)、b)之前，需要留意将 B_SS 拉高，假设其始终为低电平，即使完成a)、b)操作，也会将B 机重设置为从机。3 在 SPI 总线的使用过程中，可以通过DORDSPI 数据挨次选择位，CPOLSPI 时钟极性选择位，CPHA SPI 时钟相位选择位掌握主/从机传输格式。对于本试验，可以无视这些位的影响，但是在使用一些其他SPI 器件时，必需依据从器件数据手册的要求，对 SPI 数据的传输挨次，SPI 的时钟极性，及 SPI 的时钟相位进展正确的设置。4 一些 SPI 的应用系统，由于硬件的设计并不是很合理，所以有时 SPI 通信不正常传输数据出错，或其他状况，你可以试着降低SPI 总线的传输速率，或者调整一些SPI 时钟极性及相位，以使传输稳定。