Verilog期末实验报告—波形发生器.docx
《Verilog期末实验报告—波形发生器.docx》由会员分享,可在线阅读,更多相关《Verilog期末实验报告—波形发生器.docx(10页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、-一、试验目的使用 Verilog 软件编写四种波形任意发生器的源代码,用 modelsim 软件进展仿真测试,进一步强化 Verilog,modelsim 软件的编程力量为进一步的编程学习打下良好的根底。二、试验原理2.1 该任意波形发生器要实现三个功能:1通过计数器并结合拼接操作产生四种波形正弦波,方波,三角波1,三角波形的 5 位数据地址。2.设定 ROM 中对应波形地址地址的 8 位数值,将全部波形数值存储到 ROM 中。3.设定 2 位的波形选择开关端口。波形选择2bit正弦波0000000111clk地址发生器3bit0-7reset方波 data7:0三角波 1010000111
2、1三角波 2图 1 整体设计方案100001011111000111112.2 四种波形要在一个周期内等间隔取 8 个点,定义对应的数据,以下图为示意图, 由于编程序需要,数据会进展相应的修改。.z.-y正弦波方波11-1yy三角波 111*8三角波 2*0808图 2 四种波形一个周期内的取样示意图2.3 四种波形数据地址对应的数据的存储器 ROM依据示意图,由于实际状况需要,将正弦波平移至*轴以上,并将全部波形的峰峰值取大 100 倍。下表 1 是 ROM 存储器波形选择地址取样点的地址 ROM 数据000001710000120000010171正弦波000111000010029001
3、01000110290011110001000001001001010001010111000100方波0110110001110100.z.-011111001000001000101001033100116710100100101016710110331011101100001100150110101001101115011100200111011331111067表 111ROM 存储器1110三角波 1三角波 2三、试验内容3.1 任意波形发生器 verilog 程序代码:module wave(data,clk,add1,reset);/顶层模块端口定义output7:0data;i
4、nput clk,reset; input1:0 addr1; Wire1:0 addr1;wire clk,reset;/输入输出变量定义ADDR 4(addr,clk,addr1,reset);/地址发生器模块调用rom 1(addr,data);/ROM 存储器模块调用endmodulemodule ADDR(addr,clk,addr1,reset);.z.output4:0 addr; input clk,reset; wire clk,reset; reg2:0 addr2; wire1:0 addr1; reg4:0 addr;initial addr2=3”b000; /定义计
5、数初值always (posedge clk or posedge reset)/每当有 clk,或 reset 信号开启程序beginif(reset) beginaddr2=0;/同步复位addr=7)/addr2 计数至 7 时,addr2 复位beginaddr2=0; endelse beginaddr2=addr2+1;/addr2 由 0 至 7 计数addr=addr1,addr2;/addr1 与 addr2 地址拼接为 addr 的最终地址end endendmodulemodule rom(addr,data);/数据存储器模块input4:0 addr;output7:
6、0 data;function6:0 romout;/定义函数,存储 32 个波形取样点地址的数据input4:0 addr;reg4:0 addr; wire7:0 data;case(addr)/依据不同地址,得到不同数据。0 : romout =171 ;1 : romout =200 ;2 : romout =171 ;3 : romout =100 ;4 : romout =29 ;5 : romout =0 ;6 : romout =29 ;7 : romout =100 ;8 : romout =0 ;9 : romout =0 ;10 : romout =0 ;11 : rom
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- Verilog 期末 实验 报告 波形 发生器
限制150内