2021年湖北师范大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案).docx

《2021年湖北师范大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案).docx》由会员分享，可在线阅读，更多相关《2021年湖北师范大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案).docx（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2021年湖北师范大学计算机科学与技术专业计算机组成原理科目期末试卷B（有答案）一、选择题1、某计算机按字节编址，指令字长固定且只有两种指令格式，其中三地址指令29条，二地址指令107条，每个地址字段为6位，则指令字长至少应该是（ ）。A.24位 B.26位 C.28位 D.32位2、下列不属于程序控制指令的是（ ）。A.无条件转移指令B.条件转移指令C.中断隐指令D.循环指令3、假定有4个整数用8位补码分别表示：rl=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）。A.rlxr4 B.r2xr3 C.rlxr4 D.r2x

2、r44、在浮点机中，（ ）是隐藏的。A.阶码 B.数符 C.尾数 D.基数5、用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（ ）。A.2 B.3 C.4 D.56、一个存储器的容量假定为MN，若要使用Ik的芯片（IM，k指令周期CPU周期B.指令周期CPU周期时钟周期C.CPU周期指令周期时钟周期D.CPU周期时钟周期指令周期10、下列关于同步总线的说法中，正确的有（ ）。I.同步总线一般按最慢的部件来设置公共时钟II.同步总线一般不能很长III.同步总线一般采用应答方式进行通信IV.通常，CPU内部总线、处理器总线等采用同步总线A. I，II B. I，II，I

3、V C.III，IV D.II，III，IV11、按数据传送格式，总线常被划分为（ ）。A.并行总线与串行总线B.同步总线与异步总线C.系统总线与外总线D.存储总线与I /O总线12、下列不属于微指令结构设计所追求的目标是（ ）。A.提高微程序的执行速度B.提高微程序设计的灵活性C.缩短微指令的长度D.增大控制存储器的容量13、单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中，错误的是（ ）。A.可以采用单总线结构数据通路B.处理器时钟频率较低C.在指令执行过程中控制信号不变D.每条指令的CPI为114、计算机的外部设备指（ ）A.输入/输出设备B.外存储器C.输入

4、/输出设备和外存储器 D.以上均不正确15、设一个磁盘盘面共有200个磁道，盘面总存储容量60MB，磁盘旋转一周的时问为25ms，每个磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间除需1.25ms。则磁盘通道所需最大传输率是（ ）。A.10MB/s B.60MB/s C.83.3MB/s D.20MB/s二、填空题16、计算机系统中，根据应用条件和硬件资源不同，数据传输方式可采用：_传送、_传送和_、传送。17、按照总线仲裁电路的位置不同，可分为_仲裁和_仲裁。18、为了解决多个_同时竞争总线_，必须具有_部件。19、总线同步定时协议中，事件出现在总线的时刻由_信号确定，总线周期的长度是_

5、的。20、广泛使用的_和_都是半导体随机读写存储器，它们共同的缺点是_21、指令字长度有_、_、_三种形式。22、存储_并按_顺序执行，这是冯诺依曼型计算机的工作原理。23、不同机器有不同的_RISC指令系统是_指令系统的改进。24、PCI总线采用_仲裁方式，每一个PCI设备都有独立的总线请求和总线授权两条信号线与_相连。25、RISC的中文含义是_，CISC的中文含义是_三、名词解释题26、特权指令：27、比特率：28、阶码：29、硬件向量法：四、简答题30、说明总线结构对计算机系统性能的影响。31、宽体存储器有什么特点？32、DMA方式有什么特点？什么样的I/0设备与主机交换信息时采用DM

6、A方式，举例说明。33、零地址指令的操作数来自哪里？各举一例说明。五、计算题34、设有主频24MHz的CPU，平均每条指令的执行时间为两个机器周期，每个机器周期由两个时钟周期组成，试求：1）机器的工作速度。2）假如每个指令周期中有一个是访存周期，需插入两个时钟周期的等待时间，求机器的工作速度。解：35、设浮点数字长为16位，其中阶码5位（含一位阶符），尾数11位（含一位数符），将十进制数+13/128写成：二进制定点数和浮点数，并分别写出它在定点机和浮点机中的机器数形式。36、设主存容量为lMB，Cache容量为l6KB，每字块有16个字，每字32位，且按字节编址。1）若Cache采用直接映射

7、，试求主存地址字段中各段的位数。2）若Cache采用4路组相联映射，试求主存地址字段中各段的位数。六、综合题37、一个程序员在一台字长为32位的计算机上，写出下面的代码，从计算机计算能力是否充分利用的角度来看，该代码是否高效，如果高效请说明原因，如果还有缺点请指出，并提出解决方法并附上改进后的代码。（char为8位存储空间，int为32位存储空间）int compare（char*A，char*B）if（A=B）return strlen（A）；int len，i；if（strlen（A）strlen（B）1en=strlen（A）；else1en=strlen（B）；for（i=0；ilen

8、&Ai=Bi；i+）；return i；38、在按字节编址的计算机M上， fl的部分源程序（阴影部分）与对应的机器级代码（包括指令的虚拟地址）如下：其中，机器级代码包括行号、虚拟地址、机器指令和汇编指令。请回答下列问题（1）计算机M是RISC还是CISC，为什么？（2）fl的机器指令代码共占多少字节，要求给出计算过程。（3）第20条指令cmp通过i减n-1实现对i和n-l的比较。执行fl（0）过程中，当i=0时，cmp指令执行后，进/借位标志CF的内容是什么？要求给出计算过程。（4）第23条指令shl通过左移操作实现了power*2运算，在f2中能否也用shl指令实现power*2运算？为什么

9、？39、假设指令流水线分为取指令（IF）、指令译码/读寄存器（ID）、执行/有效地址计算（EX）、存储器访问（MEM）、结果写回寄存器（WB）5个过程段。现有下列指令序列进入该流水线。 ADD R1，R2，R； SUB R4，R1，R5； AND R6，R1，R7； OR R8，R1，R9； XOR R10，R1，R11；请回答以下问题：1）如果处理器不对指令之间的数据相关进行特殊处理，而允许这些指令进入流水线，试问上述指令中哪些将从未准备好数据的R1寄存器中取到错误的数据？2）假如采用将相关指令延迟到所需操作数被写回到寄存器后再执行的方式，以解决数据相关的问题，那么处理器执行该指令序列需占用

10、多少个时钟周期？参考答案一、选择题1、A2、C3、B4、D5、C6、C7、C8、D9、B10、B11、A12、D13、A14、C15、D二、填空题16、并行 串行 复用17、集中式 分布式18、主设备 控制权 总线仲裁19、总线时钟 固定20、SRAM DRAM 断电后不能保存信息21、单字长 半字长 双字长22、程序 地址23、指令系统 CISC24、集中式 中央仲裁器25、精简指令系统计算机 复杂指令系统计算机三、名词解释题26、特权指令：改变执行特权的指令，用于操作系统对系统资源的控制27、比特率：信息位传输速率，每秒钟通过信道传输的有效信息量。（传的是信息）28、阶码：B4在浮点数据编

11、码中，表示小数点的位置的代码。29、硬件向量法：硬件向量法就是利用硬件产生向量地址，再由向量地址找到中断服务程序的入口地址。四、简答题30、答：（1）最大存储容量单总线系统中，最大内存容量必须小于由计算机字长所决定的可能的地址总线。双总线系统中，存储容量不会受到外围设备数量的影响（2）指令系统双总线系统，必须有专门的I/0指令系统单总线系统，访问内存和I/0使用相同指令（3）吞吐量 总线数量越多，吞吐能力越大31、答：宽体存储器将存储的位数扩到多个字的宽度，访问存储器时可以同时对多个字进行访问，从而提高数据的吞吐率。32、答：由于主存和DMA接口之间有一条数据通路，因此主存和设备交换信息时，不

12、通过CPU，也不需用CPU暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作效率比程序中断方式的效率高。适合于高速I/0或辅存与主存之间的信息交换。因为高速1/0设备若每次申请与主机交换信息时，都要等待CPU作出中断响应后再进行，很可能因此使数据丢失。33、答：零地址指令的操作数来自ACC，为隐含约定。在一地址指令中，另一个操作数的地址通常可采用ACC隐含寻址方式获得。五、计算题34、1）主频为24MHz的意思是每秒中包含24M个时钟周期，又因为执行一条指令需要4个时钟周期，故机器每秒可以执行的指令数为24M/4=6M条（600万条）。2）插入两个时钟周期，即执行每条指令需要6个时钟周

13、期，故机器每秒可以执行的指令数为24M/6=4M条，即400万条。35、解析：假设x=+13/128其二进制形式可以表示为：x=0.0001101000。定点数表示：x=0.0001101000。浮点数规格化表示：x=0.11010000002-11。定点机中：x原=x补=x反=0.0001101000。浮点机中：x原=1，0011；0.1101000000。x补=1，1101；0.1101000000。x反=1，1100；0.1101000000。36、解析：1）若Cache采用直接映射。由于每个字块含有16个字（64B），且按字节编址，因此字块内的位数（块内地址位数）为6位。另外，由于Ca

14、che中含有256个块（16KB/164B），因此字块地址位数为8位。主存容量1MB，说明总位数为20位，因此主存字块标记位数为20-6-8=6位。主存的地址格式如下：2）若Cache采用4路组相联映射。同理，块内地址位数为6位。由于采用4路组相联映射，即每组4块，因此一共有64组，即组号需要6位。很容易得到主存字块标记位数为20-6-6=8位。主存的地址格式如下：六、综合题37、解析：本函数最主要的操作就是A=B，但由于A和B都是char类型的，故每次用32位的运算器来进行char变量的比较，都是将char变量转换为int类型后进行比较的。这其实浪费了运算器3/4的运算能力。所以改进方法就是

15、，一次比较连续的4个char变量，代码如int compare（char*a，char*B）if（A=B）return strlen（A）；int*a，*b；char*al，*b1；a=（int*）A；b=（int*）B；while（*a+=*b+）；a1=（char*）-a；b1=(char*)-b; while(*al+=*b1+);-b1; return b1-B;38、解析：（1）M为CISC。M的指令长短不一，不符合RISC指令系统特点。（2）fl的机器代码占96B。因为fl的第一条指令pushebp所在的虚拟地址为00401020H，最后一条指令ret所在的虚拟地址为0040107

16、FH，所以，l的机器代码长度为0040107FH-00401020H=60H=96B。（3）CF=1。cmp指令实现i与n-l的比较功能，进行的是减法运算。在执行fl（0）过程中，n=0，当i=0时，i=00000000H，并且n-1=FFFFFFFFH。因此当执行第20条指令时，在补码加/减运算中执行“0减FFFF FFFFH”的操作，即00000000H+00000000H+1=0000 0001H，此时进位输出C=0，减法运算的借位标志CF=C田1=1。（4）f2中不能用shl 指令实现power*2。因为shl指令用来将一个整数的所有有效数位作为一个整体左移，而f2中的变量power是

17、float型，其机器数中不包含最高有效数位，但包含了阶码部分，将其作为一个整体左移时并不能实现“乘2”的功能。因而f2中不能用shl 指令实现power*2。浮点数运算比整型运算要复杂，耗时也较长。39、解析：1）由题中指令序列可见，ADD指令后的所有指令都用到ADD指令的计算结果。表列出了未采用特殊处理的流水线示意，表中ADD指令在WB段才将计算结果写入寄存器R，中，但SUB指令在其ID段就要从寄存器R1中读取该计算结果。同样AND指令、OR指令也将受到这种相关关系的影响。ADD指令只有到第5个时钟周期末尾才能结束对寄存器R的写操作，使XOR指令可以正常操作，因为它在第6个时钟周期才读寄存器R1的内容。2）表是对上述指令进行延迟处理的流水线示意。由表可见，从第一条指令进入流水线到最后一条指令流出流水线，共需12个时钟周期。