(19)--5.4 存储器与CPU的接口技术.ppt

《(19)--5.4 存储器与CPU的接口技术.ppt》由会员分享，可在线阅读，更多相关《(19)--5.4 存储器与CPU的接口技术.ppt（28页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、5 5.4 4 存存储储器器与与C CP PU U的的接接口口技技术术5.4 存储器与CPU的接口技术n微机中，CPU对存储器进行读写操作，先要由地址总线给出地址信号，然后发出读写控制信号，最后才能在数据总线上进行数据的读写。nCPU与存储器连接时，AB、DB、CB都要连接。5.4 存储器与CPU的接口技术CPU与M连接时的几点考虑1.CPU1.CPU总线时序与总线时序与M M的读写时序的读写时序n高速CPU与低速M间的速度若不匹配，应在CPU访问M的周期内插入等待脉冲TW。下面仅考虑两者匹配。2.CPU2.CPU总线的负载能力总线的负载能力n系统总线一般能带1几个TTL负载。系统总线需驱动隔

2、离时，DB要双向驱动，AB与CB则单向驱动，驱动器的输出连至M或其他电路。下面仅考虑不需驱动。3.M3.M结构的选定结构的选定nCPU的DB有8、16、32、64位等几类，相应M的结构分为单体、2体、4体、8体等。CPU与M连接时，M是单体结构还是多体结构。下面先仅考虑两者D相等。CPU与M连接时的几点考虑4 4片选信号（片外）及片内地址产生机制片选信号（片外）及片内地址产生机制n由于M芯片的容量是有限的，微机中M的总容量一般远大于M芯片的容量，因此，M往往由多片M芯片组成，在CPU与M芯片之间必须设有片选择译码电路，一般由CPU的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以

3、提供存储芯片内部的行、列地址。5 5控制信号的连接控制信号的连接n8088CPU与存储器交换信息时，控制总线由3个控制信号组成，IO/#M,#RD和#WR。这些信号与存储器要求的读写两个信号相连。CPU与M连接时的几点考虑6 6地址信号的连接地址信号的连接n8088CPU的AB为20位，而存储器芯片的地址线一般少于20位，因此存储系统常需利用多个存储器芯片扩充容量。n对于多片存储器芯片构成的存储器，其地址编码原则是：1）AB高位地址用于选择某一存储器芯片（片选）2）AB低位地址用于选中芯片的内部地址单元选址。n存储芯片的全部地址线应与AB的低位地址总线相连寻址，这部分地址的译码是在存储芯片内部

4、完成的，被称为片内译码或片内寻址；此外，利用存储芯片片选端对多个存储芯片（组）进行寻址，这个寻址方法主要通过将存储芯片片选端与AB的高位地址线相关联实现，称为片外译码或片外寻址。6264芯片与系统的连接-类比居民小区寻找10-508A0A12WEOECS1CS2A0A12MEMWMEMR译码电路D0D7 低位地址信号A13 6264(1)8088系统系统A19D0D7+5V8086/8088最大模式/最小模式系统总线存储总线6264(n)Y0Yn 内存内存片外地址片内地址片内片内地址地址片外片外地址地址高位地址信号5.4 存储器与CPU的接口技术地址译码电路n作用作用:将输入的一组二进制编码变

5、换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信号，用于选中某一个存储器芯片，从而确定该存储器芯片在内存中的地址范围。n组成组成:它可用普通的逻辑芯片或专门的译码器实现。n存储器地址译码方法存储器地址译码方法:根据存储器的片选信号译码 （1）线选法:从高位选择几条地址线 （2）全译码法:高位全部参加译码 （3）部分译码:高位地址线部分参加译码5.4 存储器与CPU的接口技术三种译码方式特点（1 1）全译码法）全译码法：片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比

6、较复杂。（2 2）部分译码）部分译码：用片内寻址外的高位地址的一部分译码产生片选信号。部分译码优点是较全译码简单，但缺点是存在地址重叠区。（3 3）线选法）线选法：高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。它的优点是电路最简单,但缺点是也会造成地址重叠，且各芯片地址不连续。存储器芯片译码器低位地址全部高位地址全部地址片选信号A0Ax 存储器芯片5.4 存储器与CPU的接口技术三种译码方式特点全地址译码用全部的高位地址信号作为译码信号，使得存储器芯片的每一个单元都占据一个唯一的内存地址。优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译

7、码电路比较复杂。6264芯片的地址范围：A19A13 A12A0 A19A13 A12A01111000000 1111000111=F0000 H F1FFF HA19A18A17A16A15A14A13&1A12A0D7D0高位地址线全部参加译码6264A12A0D7D0011111000全地址译码例 存储器芯片译码器低位地址全部高位地址全部地址片选信号A0Ax 存储器芯片5.4 存储器与CPU的接口技术三种译码方式特点部分地址译码用部分高位地址信号（而不是全部）作为译码信号，使得被选中得存储器芯片占有几组不同的地址范围。部分译码较全译码简单，但存在地址重叠区。三种译码方式特点部分地址译码

8、n同一物理存储器占用两组地址：F0000HF1FFFH B0000HB1FFFH A18不参与译码（A18=1/0=x）A19A18 A17A13 A12A0 1 1/0 11000 00 11n此例使用高5位地址作为译码信号，从而使被选中芯片的每个单元都占有两个地址，即这两个地址都指向同一个单元。A19A17A16A15A14A13&100011110到6264CS1=F0000HF1FFFH 或 B0000HB1FFFH5.4 存储器与CPU的接口技术使用译码器的应用举例n将SRAM 6264芯片与系统连接，使其地址范围为：38000H39FFFH和78000H79FFFH。n选择使用74

9、LS138译码器构成译码电路74LS138逻辑图：Y0G1Y1G2 AY2G2 B Y3Y4A Y5B Y6CY7片选信号输出（接到不同的存储体上）译码允许信号地址信号三种译码方式特点74LS138的真值表（注意：输出低电平有效）n可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C)11111111X X X 其 他 值011111111 1 1 1 1 1 1 0 01 0 0101111111 1 0 1 1 0 1 0 01 0 0110111111 0 1 1 0 1 1 0 01 0 0111011111 0 0 1 0 0 1 0 01 0 0111

10、101110 1 1 0 1 1 1 0 01 0 0111110110 1 0 0 1 0 1 0 01 0 0111111010 0 1 0 0 1 1 0 01 0 0111111100 0 0 0 0 0 1 0 01 0 0Y Y7 7Y Y6 6Y Y5 5Y Y4 4Y Y3 3Y Y2 2Y Y1 1Y Y0 0C B AC B AG G1 1 G G2A2A G G2B2BD0D7A0A12WEOECS1CS2A0A12MEMWMEMRD0D7G1G2AG2BCBA&A19A14A13A17A16A15+5VY06264138CPU系统1000001110/11/00Y7 可

11、接其它存储芯片应用举例(续):下图中A18不参与译码，故6264的地址范围为：A19A18 A17A13 A12A0 0 0/1 11100 00 11=38000H39FFFH或78000H79FFFH 5.4 存储器与CPU的接口技术三种译码方式特点线选地址译码高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。存储器芯片低位地址高位地址全部地址片选信号A0Ax 存储器芯片也会造成地址重叠，且各芯片地址不连续。三种译码方式特点存储器扩展技术当单个存储芯片的容量不能满足系统要求时，需要多片存储芯片组合起来构成一个需要的内存空间，它们在整个内存中占据不同的地址

12、范围，任一时刻仅有1片（或1组）被选中。位扩展 扩展每个存储单元的位数 (扩展宽度)字扩展 扩展存储单元的个数 (扩展长度)字位扩展 两者的综合 (扩展宽度和长度)假设扩展同种芯片，则需要的芯片：总片数总容量/（容量/片）位扩展 字扩展 字位扩展 5.4 存储器与CPU的接口技术位扩展n存储器芯片的存储容量等于M N：单元数M（=2K）每单元的位数Nn当构成内存的存储芯片的字长 内存单元的字长时，就要进行位扩展，使每个单元的字长满足要求。n8088/8086的内存单元的字长=8/16。字节数字长位扩展 2114（1）A9A0I/O4I/O1片选D3D0D7D4A9A02114（2）A9A0I/

13、O4I/O1CECE10441(1)多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数，其它连接都一样；(2)这些芯片应被看作是一个整体,常被称为“芯片组”，它们应同时选中，一起进行读或写。两个芯片可看作为一个整体的“芯片组”例1:把两片SRAM 2114,其容量=1K4=2104 扩展为1KB=1K8（参见p211 图5-19）例2：用8片容量为64Kx1的2164A芯片构成64KB=64Kx8存储器,64Kx1的2164A芯片需8片构成64Kx8=64KB2164A（1）DBABD0D1D7A0A7MEMW行选列选A0A15D0D7A0A7A0A7A0A7 A8A15A0A7 A8A

14、15WERASCASA0A7 A8A1564Kx864K x 164K x 164K x 12164A（2）2164A（8）一个整体的“芯片组”LS158二选一5.4 存储器与CPU的接口技术位扩展方法总结n位扩展方法：位扩展方法：每片的地址线、控制线并联，数据线分别引出。n位扩展特点：位扩展特点：存储器的单元数不变，位数增加。位扩展 5.4 存储器与CPU的接口技术字扩展n特点特点:地址空间的扩展。芯片每个单元中的字长满足，但单元数不满足。n扩展原则：扩展原则：每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围。注意：注意：实际上前面讲授SRAM扩展时已

15、介绍了位扩展 片选端D7D0A19A10A9A0（2）A9A0D7D0CE（1）A9A0D7D0CE译码器00000000010000000000两芯片不同时选中,不会同时工作1K81K8总容量2K8字扩展n用两片1KB=1K8位=2108位的SRAM芯片构成容量为2KB=2K8位的存储器（参见p212）5.4 存储器与CPU的接口技术字位扩展n根据内存容量及芯片容量确定所需存储芯片数；n进行位扩展以满足字长要求；n进行字扩展以满足容量要求。n若已有存储芯片的容量为LK，要构成容量为M N的存储器，需要的芯片数为：(MN)/(LK)=（M/L）（N/K）即总片数总容量/（容量/片）=字扩展倍数

16、位扩展倍数 字位扩展 5.4 存储器与CPU的接口技术字位扩展例n用4K1位=2121的芯片组成16KB=2148的存储器。扩成4KB 8片再扩成16KB 4*8=32片 (=16K8/4K1)n地址线需14根（A0-A13），其中12根（A0-A11）用于片内寻址，2根（A12，A13）用于片选译码。连接图。注意注意:以上的例子中所需的地址线数并未从系统整体上考虑。在实际系统中，总线中的地址线数往往要多于所需的地址线数，这时除片内寻址的低位地址线(即片内地址线)外，剩余的高位地址线一般都要用于片选译码。例:某半导体存储器总容量4K8。其中固化区2K字节，选用EPROM芯片2716（2K8）；工作区2K字节，选用SRAM芯片2114（1K4）。解：先确定所需芯片数：固化区2K8，需2716一块；工作区2K8，2块2114拼接为一组容量为1K8，需2组，共4块2114。见下图。存储器总容量为4K8，共12条地址线A0A11，8条数据线，各存储器芯片的地址分配和片选逻辑如下表。