(1.3)--组成原理复习题库更新版.pdf

《(1.3)--组成原理复习题库更新版.pdf》由会员分享，可在线阅读，更多相关《(1.3)--组成原理复习题库更新版.pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理复习题计算机组成原理复习题 一、一、选择题选择题 1.假设同一套指令集用不同的方法设计了 PC A 和 PC B，PC A 和 PC B 的时钟周期分别为 1.2ns，2ns。某个程序在 A 上运行的 CPI 为 2，在 B 上运行的 CPI为 1，则对于该程序来说，PC A 和 PC B 速度比例为（D ）。A、1:2 B、2:1 C、6:5 D、5:6 2.假设 x 为 8 位的定点整数（其中最高位为符号位，低 7 位为数据位），已知x补=1011 0110，则-x补等于（D ）。A、0011 0010 B、1011 0011 C、1100 1101 D、0100 1010

2、3.在总线结构中，（B ）需要在 ALU 的两个输入端加上两个缓冲寄存器。A、双总线结构 B、单总线结构 C、三总线结构 D、以上都正确 4.某数为 IEEE754 单精度浮点数格式表示为 45100000H，则该数的值是（B）。A、1.125210 B、1.125211 C、-1.125211 D、-1.125210 5.假设程序 P 在装置 M 执行时间为 20 秒，编译优化后，P 执行的指令数是以前的 70%，但 CPI 为以前的 1.2 倍，则现在 P 在 M 上的执行时间为（）。A、8.4 秒 B、11.7 秒 C、14.0 秒 D、16.8 秒 6.假定某一个实数 x=-0101

3、0101B，在计算机内部表示为 0010 1011B，则该数所用的编码形式为（）。A、原码 B、反码 C、补码 D、移码 7.某机字长 8 位，最高位为一位的符号位，则最大正整数是（）。A、+(27-1)B、+(27-1)C、+27 D、+27 8.下列寻址方式中，与所执行的指令地址有关的寻址方式是（）。A、相对寻址 B、寄存器寻址 C、立即寻址 D、直接寻址 9.CPU 中的控制器的功能是（）。A、产生时序信号 B、完成算术逻辑运算 C、从主存中取出指令、分析指令并产生有关的操作控制信号 D、从主存中取出指令并完成数据基本运算 10.PCI 总线是一个高带宽且与处理器无关的标准总线，下列的描

4、述错误的是（）。A、采用同步定时协议 B、采用分布式仲裁策略 C、具有自动配置能力 D、适合于低成本的小系统 11.假设 x 为 8 位的定点整数（其中最高位为符号位），已知x补=0101 1101，则-x补=（D）。A、1000 0101 B、1000 0100 C、0111 0100 D、以上答案都不对 12.计算机系统中运用补码进行运算的目的是（）。A、简化运算器的设计 B、提高运算的精度 C、原码计算无法实现减法运算 D、硬件只能识别补码 13.下列哪一项不是 CDRAM 的优点。（）A、采用猝发式读取 B、在 SRAM 读出期间，可同时对 DRAM 阵列进行刷新 C、允许在写操作完成

5、的同时来启动同一行的读操作 D、读写操作与系统时钟同步，有利于提高系统的工作效率 14.下列寻址方式中，具有多重存储器访问的是（）。A、相对寻址 B、寄存器寻址 C、间接寻址 D、堆栈寻址 15.在集中式仲裁方式中，（）优先级是固定不变的。A、链式查询方式 B、计数器定时查询方式 C、独立请求方式 D、链式查询方式和计数定时查询方式 16.（）不属于外围设备的基本组成部分。A、存储介质 B、驱动装置 C、控制电路 D、计数器 17.某机器中的数据采用补码表示，若一个 8 位的寄存器的内容为 CCH，则该内容的十进制数为（AA ）。A、-52 B、52 C、204 D、-204 18.若采用双符

6、号位，则两个负数相加产生溢出时，其双符号位为（C ）。A、00 B、10 C、01 D、11 19.在集中式仲裁方式中，（A ）的总线仲裁器中有一个排队电路，它根据一定的优先级次序首先响应哪个设备的请求，给设备以授权信号。A、独立请求方式 B、链式查询方式 C、计数器定时查询方式 D、独立请求方式和链式查询方式 20.下列对指令系统的描述中，正确的是（C）。A、RISC 的指令系统一般多达二三百条 B、CISC 的指令系统的指令条数较少 C、RISC 的指令长度固定 D、RISC 的指令系统中所有指令都能访问存储器 21.与微程序控制器相比，硬件布线控制器的特点是（D）。A、指令执行速度快，指

7、令功能的修改和扩展容易 B、指令执行速度慢，且指令功能的修改和扩展较难 C、指令执行速度慢，但指令功能的修改和扩展较容易 D、指令执行速度快，指令功能的修改和扩展较难 22.下列对于总线的描述，正确的是（D ）。A、CPU 同其它高速功能部件相连接的总线，称为内部总线 B、CPU 同 IO 设备之间相互连接的总线，称为 IO 总线 C、CPU 内部连接各寄存器及运算器件之间的总线，称为外部总线 D、IO 设备之间互相连接的总线，称为 IO 总线 23.在集中式仲裁方式中，（D ）的特点之一是总线上设备的优先级次序是可以改变的。A、链式查询方式 B、计数器定时查询方式 C、独立请求方式 D、独立

8、请求方式和计数器定时查询方式 24.为了减少磁盘驱动器的存取时间，可以采取的措施有（A）。I、提高磁盘机主轴转速 II、提高 I/O 总线速度 III、设置磁盘 Cache IV、改善访问方式，兼用顺序访问和随机访问两种方式 A、I、II 和 III B、I、III C、III 和 IV D、I、II、III 和 IV 二、二、判断题判断题 1.响应时间是指从输入有效到系统产生响应之间的时间度量，用时间单位来度量。（）2.RISC 访内指令中，操作数的物理位置一般安排在同一个主存单元。（）3.CPU 响应中断时，暂停运行当前程序，自动转移到中断服务程序。（）4.为了便于实现多级中断，保存现场信

9、息最有效的办法是采用堆栈。（）5.引入虚拟存储系统的目的是提高存储速度。（）6.流水线中造成资源相关的原因是执行算术指令而引起。（X）7.在计算机总线中，地址信息、数据信息和控制信息不能同时出现。（）8.为了便于实现多级中断，保存现场信息最有效的办法是采用堆栈。（）9.DMA 方式进行外设与主机交换信息时，不需要向主机发出中断请求。（）10.定点补码运算时，其符号位不参与运算。（）11.冯.诺依曼型计算机的基本工作方式的特点是按地址访问并顺序执行指令。（）12.浮点数的取值范围由阶码的位数决定，而精度由尾数的位数决定。（）13.Cache 和虚拟存储器的存储管理策略都利用了程序的局部性原理。（

10、）14.每一个基本操作就叫做一条指令，而解算某一问题的一串指令序列，叫做该问题的计算程序，简称程序。（）15.在当今的计算机系统中，存储器是数据传送的中心，但访问存储器的请求是由 CPU 或 I/O 发出的。()16.DMA 方式是指由 DMA 控制器执行 I/O 程序，以实现外围设备与主存之间的数据直传。（）17.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用间接寻址方式。（）18.一旦中断请求出现，CPU 立即停止当前指令的执行，转去受理中断请求。（）19.DMA 控制器和 CPU 不能同时使用总线。（）20.为保证中断服务程序执行完毕以后，能正确返回

11、到被中断的断点继续执行程序，必须进行现场保存操作。（）三、三、填空题填空题 1.按 IEEE754 标准，一个浮点数由（）、（）、()三个域组成。2.计算机采用多级存储体系结构，即（）、（）和（）。3.形成指令地址的方式，称为（）。该方式有（）和（）两种，由指令计数器来跟踪。4.CPU 是计算机的中央处理器部件，具有（）、（）、()和（）的基本功能。5.为了解决多个主设备同时竞争总线（）的问题，必须具有总线（）。6.CPU 对外围设备的管理方式中，（）方式是最简单的管理方式，CPU定期执行设备服务程序，主动了解设备的工作状态。（）方式是使用广泛的一种数据交换方式，当某一外设的数据准备就绪后，它

12、“主动”向CPU 发出请求信号。7.形成操作数地址的方式，称为（）。操作数可放在专用寄存器、（）、内存和（）中。8.（存储程序）并按（地址顺序）执行是冯诺依曼型计算机的工作原理。9.移码主要用于表示浮点数的(阶码 E)，以利于比较两个指数的(大小 )和(对阶)操作。10.互斥的微操作，是指不能（同 ）或不能在（同一）并行执行的微操作。11.当代流行的标准总线内部结构包含：（数据传送总线）是由地址线、数据线、控制线组成的；（仲裁总线）；中断和同步总线；（公用线）包括电源、地线、时钟、复位灯信号线等。12.设定点整数 x 为 41H，请在八位机中用十六进制表示以下内容：（1）x 的补码为（）。（2

13、）-x 的补码为（）。（3）-x 的移码为（）。13.双端口存储器和多模块交叉存储器属于（并行存储器）结构。前者采用（空间并行）技术，后者采用（时间并行）技术。14.控制部件向执行部件发出的各种（控制令）叫作微命令，它是构成控制序列的（最小）。在同一 CPU 周期内并行执行的微命令组成了一条（微指令）。15.中断（Interrupt）是指 CPU 暂时中止（），转去处理（）的紧急事件，处理完后自动返回原程序的功能和技术。16.系统程序包括：各种服务性程序，（语言类程序），（操作系统），（数据库管理系统）。17.为了用计算机直接处理汉字，要解决汉字的（输入编码）、（汉字内码）、（字模码）等三种不

14、同用途的编码。18.主存与 cache 的地址映射有（全相联）、（直 接）、（组相联）三种方式。19.一个较完善的指令系统应当包含（数据传送）、算数运算类指令、（逻辑运算类指令）、（程序控制）、I/O 类指令、字符串类指令、系统控制类指令。20.总线是构成计算机系统的（互联机构），是多个系统功能部件之间进行数据传送的（公共通道），并在（争用资源）的基础上进行工作。四、四、计算题计算题 1.已知：x=+113，y=-110，设机器字长为 8 位（最高位为符号位，且为 1 位符号位），求：x原，x反，x补；y原，y反，y补；采用补码运算，求 x+y 的值是多少？（用二进制表示）2.将十进制数-0.

15、725 转换为 IEEE754 单精度浮点数，最后结果用十六进制表示。3.已知定点小数 X=0.111010 和 Y=+0.110011，假设机器字长为 8 位，请用变形补码计算 XY 的补码，并提出结果是否溢出。4.浮点数 x=0.1101210 y=-0.1010211，尾数 4 位，阶码 2 位，尾数和阶符都采用补码表示，都采用双符号位表示法，最后结果规格化,尾数采用就近舍入处理。求 x+y。5写出0 的反码、补码和移码（最高 1 位为符号位，结果用 8 位二进制表示）。6.假设有两个整数 x 和 y，x=-78，y=-90，采用补码形式（含最高一位为符号）表示，x 和 y 分别存放在寄

16、存器 A 和 B 中。另外，还有两个寄存器 C 和 D。A、B、C、D 都是 8 位的寄存器。请回答下列问题（要求写出详细步骤，最后结果用十六进制表示）：（1）寄存器 A 和 B 中的内容分别是什么？（2）x 和 y相加后的结果存放在 C 寄存器中，寄存器 C 中的内容是什么？五、五、分析及应用题分析及应用题 1.指令格式如下图所示，机器字长为 16 位，其中 OP 为操作码字段，Ms 和 Md分别为寻址方式，Rs 和 Rd 为通用寄存器，Ms 和 Rs 组成了源操作数，Md 和Rd 组成了目的操作数。OPMsRsMdRd源操作数目的操作数15 10 9 5 4 0 请分析：（1）指令格式是何

17、种指令格式？（2）请解释说明，该指令可以指定多少种操作？（3）若源操作数和目的操作数各有 8 种寻址方式，则该系统可以具有多少个通用寄存器？2.假设某系统的单字长二地址指令具有如下特点：（1）系统支持 183 种操作。（2）机器字长为 16 位，操作码长度是固定的，其中 OP 为操作码字段，地址码字段包括了源寄存器和目的寄存器，其中目的寄存器地址段位于低位。（3）系统最多支持 16 个通用寄存器作为目的寄存器。试分析指令格式的操作码段长和寄存器段长，并画出对应的指令格式。3.设某处理器具有四段指令流水线：IF（取指令）、ID（指令译码及取操作数）、EXE（ALU 执行）和 WB（结果写回），每

18、一个子过程的执行时间为 T，现处理器执行如下指令序列：ADD R1，R2，R3 ；（R3）（R2）（R3）SUB R4，R1，R5 ；（R4）（R1）（R5）AND R6，R1，R7 ；（R2）（R1）（R7）（1）如果采用非流水线技术，处理器执行这 3 条指令需要多长时间？（2）能否采用流水线技术进行改进，以提高执行速度？若能，请分析可能存在的问题及解决方法。若不能，请说明理由。4、参见下图，假设指令 ADD R0,R1，其中 R0 和 R1 分别是源寄存器和目的寄存器，试分析 CPU 执行 ADD 指令的动作过程。5已知某 DRAM 芯片的内部结构为 128 128，存取周期为 1us。试

19、分析：（1）若采用集中式刷新方式，刷新时间间隔为 1ms，则读写时间和刷新时间分为多少个周期？死区占多少时间？（2）若采用分散式刷新方式，则相邻两行之间的刷新间隔是多少？6.试分析 CPU 流水线执行过程中可能遇到的资源相关问题或冲突，并提出有效的解决方案。六、六、设计题设计题 1.某机器的总线结构如图所示。设计“ADDR（R2），R1”的指令周期流程图。该指令的含义是进行求和操作，R1+(R2)R1，一个源操作数在 R1中，另一个源操作数的地址在 R2 中，运算结果送到 R1 中。2.某计算机有如图所示的功能部件，其中 M 为主存，MDR 为主存数据寄存器，MAR 为主存地址寄存器，R0R3

20、为通用寄存器，IR 为指令寄存器，PC 为程序计数器（具有自动加 1 功能），C，D 为暂存器，ALU 为算术逻辑单元，移位器可以左移、右移、直通传送。（1）将功能部件连接起来，组成完整的数据通路，并用单向或者双向箭头表示信息传送方向。（2）画出“ADD R1，R2”指令周期流程图。该指令的含义是将 R1中的数与 R2中的数相加，相加的结果直通传送至 R1中。3.一台模拟机的数据通路如图所示，其中 ALU 完成加、减、传送（X）三种操作，MUX 是三选一多路开关，R1R3 是通用寄存器。RAM 是双端口存储器，其中 DRAM 为数据存储器（CE1 为读写使能，RD/WE#为读/写命令），IRA

21、M 为指令存储器（只读）。AR 为数据地址存储器，PC 为程序计数器（具有自动加 1功能），IR 为指令寄存器。所有的单箭头为控制微命令。画出存数指令“STA（R3），R2”的指令周期流程图，标明建立数据通路的微命令。PC 中已存放指令地址，DRAM 的数据地址由 R3 提供，写入数据由 R2 提供。移位器 IR MDR R0 PC R2 R1 C D MAR R3 M ALU IR PC C D R0 R1 R2 R3 MDR 移 位 器 M MAR ALU 4.下图所示为双总线结构机器的数据通路。SUB R2,R0 指令完成(R0)-(R2)R0的功能操作，画出其指令周期流程图。假设该指令

22、的地址已放入 PC 中。除取指令周期外，在指令周期流程图的每一个执行 CPU 周期右边列出相应的微操作控制信号序列。5.CPU 的数据通路如下图所示。运算器中 R0R3 为通用寄存器，DR 为数据缓冲寄存器，PSW 为状态字寄存器。D-cache 为数据存储器，I-cache 为指令存储器，AR 为地址寄存器，PC 为程序计数器（具有加 1 功能），IR 为指令寄存器。单线箭头信号均为微操作控制信号（电位或脉冲），例如，LRO 表示读出 R0 寄存器，SR0 表示写入 R0 寄存器。机器指令“STO R1，（R2）”实现的功能是：将寄存器 R1 中的数据写到以(R2)为地址的数存单元中。请设计

23、该存数指令的指令周期流程图，并在 CPU 周期框外写出所需的微操作控制信号（一个 CPU 周期含 4 个时钟信号 T1T4，寄存器打入信号须注明 Ti 时序）。6.CPU 的地址总线 16 根（A15 A0，A0 是低位），双向数据总线 16 根（D15-D0），控制总线中与主存有关的信号有MREQ（允许访存，低电平有效），R/W（高电平读命令，低电平写命令）。主存地址空间分配如下：08191 为系统程序区，由 EPROM 芯片组成，从 8192 起一共 32k 地址空间为用户程序区，最后（最大地址）4k 地址空间为系统程序工作区。上述地址为 10 进制，按字编址。现有如下芯片：EEPROM：

24、8K*16 位（控制端仅有 CS（电平有效），16 K*8 位 SRAM：16K*1 位，2K*8 位，4K*16 位，8K*16 位 请从上述芯片中选择芯片设计该计算机主存储器，画出主存逻辑框图，注意画选片逻辑（可选用门电路及译码器）。7.利用 1M8 位的 SRAM 芯片（如图所示），设计一个 1M16 位的存储器，画出地址总线、数据总线、控制总线（片选 CS#、访存允许 E#、读写命令 R/W#）的连接图。数据总线、地址总线均用双线表示，标注其宽度。AR SAPC SPPC+1 R0 SRLRR1 SRLRR2 SRLRR3 SRLRDR SDALU D-cache 数存 I-cache 指存 OP DBUIR 地址码 IBUS SIR PSW C3 C1 C2 SPS操作控制C1 Cn DR/IR/