armv8架构计算机组成与结构.pdf

《armv8架构计算机组成与结构.pdf》由会员分享，可在线阅读，更多相关《armv8架构计算机组成与结构.pdf（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、目目 录录 第第 1 1 章章 ARMV8ARMV8 简介简介 .3 3 1.1 基础认识.3 1.2 相关专业名词解释.3 第第 2 2 章章 EXECUTION STATEEXECUTION STATE .4 4 2.1 提供两种EXECUTION STATE.4 2.2 决定EXECUTION STATE的条件.4 第第 3 3 章章 EXCEEXCEPTION LEVELPTION LEVEL .5 5 3.1 EXCEPTION LEVEL 与SECURITY.5 3.1.1 EL3 使用AArch64、AArch32 的对比.5 3.2 ELX 和 EXECUTION STATE

2、组合.6 3.3 路由控制.7 3.3.1 路由规则.7 3.3.2 IRQ/FIQ/SError路由流程图.8 第第 4 4 章章 ARMVARMV8 8 寄存器寄存器 .9 9 4.1 AARCH32 重要寄存器.9 4.1.1 A32 状态下寄存器组织.10 4.1.1 T32 状态下寄存器组织.10 4.2 AARCH64 重要寄存器.11 4.3 64、32 位寄存器的映射关系.11 第第 5 5 章章 异常模型异常模型 .1212 5.1 异常类型描述.12 5.1.1 AArch32 异常类型.12 5.1.2 AArch64 异常类型.12 5.2 异常处理逻辑.13 5.2.

3、1 寄存器操作.13 5.2.2 路由控制.14 5.3 流程图对比.14 5.3.1 IRQ 流程图.15 5.3.2 Data Abort 流程图.18 5.4 源代码异常入口.20 5.4.1 C函数入口.20 5.4.2 上报流程图.20 5.4.3 异常进入压栈准备.21 5.4.4 栈布局.21 第第 6 6 章章 ARMV8ARMV8 指令集指令集 .2222 6.1 概况.22 6.1.1 指令基本格式.22 6.1.2 指令分类.22 6.2 A64 指令集.22 6.2.1 指令助记符.23 6.2.2 指令条件码.23 6.2.3 跳转指令.24 6.2.4 异常产生和返

4、回指令.24 6.2.5 系统寄存器指令.24 6.2.6 数据处理指令.25 6.2.7 Load/Store指令.错误！未定义书签。错误！未定义书签。6.2.8 屏障指令.31 6.3 A32&T32 指令集.32 6.3.1 跳转指令.32 6.3.2 异常产生、返回指令.32 6.3.3 系统寄存器指令.32 6.3.4 系统寄存器指令.32 6.3.5 数据处理指令.33 6.3.6 Load/Store指令.33 6.3.7 IT(if then)指令.34 6.3.8 协处理器指令.35 6.4 指令编码.35 6.4.1 A32 编码.35 6.4.2 T32-16bit编码.

5、35 6.4.3 T32-32bit编码.36 6.4.4 A64 编码.36 6.4 汇编代码分析.36 第第 7 7 章章 流水线流水线 .3737 7.1 简介.37 7.1.1 简单三级流水线.37 7.1.2 经典五级流水线.37 7.2 流水线冲突.38 7.3 指令并行.38 ARMv8 架构与指令集 -3-第 1 章 ARMv8 简介 1.1 基础认识 ARMv8 的架构继承以往 ARMv7 与之前处理器技术的基础，除了现有的 16/32bit 的 Thumb2 指令支持外，也向前兼容现有的A32(ARM 32bit)指令集，基于64bit的AArch64架构，除了新增A64(

6、ARM 64bit)指令集外，也扩充了现有的 A32(ARM 32bit)和 T32(Thumb2 32bit）指令集，另外还新增加了CRYPTO(加密)模块支持。1.2 相关专业名词解释 AArch32AArch32 描述 32bit Execution State AArch64AArch64 描述 64bit Execution State A32A32、T32T32 AArch32 ISA（Instruction Architecture）A64A64 AArch64 ISA（Instruction Architecture）InterprocessingInterprocessing

7、 描述 AArch32 和 AArch64 两种执行状态之间的切换 SIMDSIMD Single-Instruction,Multiple-Data（单指令多数据）(参考文档：ARMv8-A Architecture reference manual-DDI0487A_g_armv8_arm.pdf)ARMv8 架构与指令集 -4-第 2 章 Execution State 2.1 提供两种 Execution State ARMv8 提供 AArch32 state 和 AArch64 state 两种 Execution State，下面是两种 Execution State 对比.Ex

8、ecution State Note AArch32 提供 13 个 32bit 通用寄存器 R0-R12，一个 32bit PC 指针(R15)、堆栈指针 SP(R13)、链接寄存器 LR(R14)提供一个 32bit 异常链接寄存器 ELR,用于 Hyp mode 下的异常返回 提供 32 个 64bit SIMD 向量和标量 floating-point 支持 提供两个指令集 A32（32bit）、T32（16/32bit）兼容 ARMv7 的异常模型 协处理器只支持 CP10CP11CP14CP15 AArch64 提供 31 个 64bit 通用寄存器 X0-X30（W0-W30），

9、其中 X30 是程序链接寄存器 LR 提供一个 64bit PC 指针、堆栈指针 SPx、异常链接寄存器 ELRx 提供 32 个 128bit SIMD 向量和标量 floating-point 支持 定义 ARMv8 异常等级 ELx（x64bit,否则=32bit HCR_EL2.RW 决定 EL1 的执行状态，为 1=64bit,否则=32bit SCR_EL3.RW 确定 EL2 or EL1 的执行状态，为 1=64bit,否则=32bit AArch32 和 AArch64 之间的切换只能通过发生异常或者系统 Reset 来实现.（A32-T32 之间是通过 BX 指令切换的）A

10、RMv8 架构与指令集 -5-第 3 章 Exception Level ARMv8 定义 EL0-EL3 共 4 个 Exception Level 来控制 PE 的行为.ELx（x AArch64 此 两类 组合 不存在 64bit 32bit 之间 的所谓 Interprocessing 切换 EL0/EL1/EL2/EL3 =AArch32 ARMv8 架构与指令集 -7-EL0=AARCH32，EL1/EL2/EL3=AArch64 此 三 类 组 合 存 在 64bit 32bit 之 间 的 所 谓 Interprocessing 切换 EL0/EL1=AArch32，EL2/E

11、L3=AArch64 EL0/EL1/EL2=AArch32，EL3=AArch64 组合规则 字宽（ELx）SP_EL0&从 Current EL 来 0 x000 0 x080 0 x100 0 x180 SP=SP_ELx&从 Current EL 来 0 x200 0 x280 0 x300 0 x380 64bit=64bit&从 Low level EL 来 0 x400 0 x480 0 x500 0 x580 32bit=64bit&从 Low level EL 来 0 x600 0 x680 0 x700 0 x780 SP=SP_EL0,表示使用 SP_EL0 堆栈指针，由

12、 PSTATE.SP=0 决定,PSTATE.SP=1 则 SP_ELx；32bit=64bit 是指发生异常时 PE 从 AArch32 切换到 AArch64 的情况；5.2 异常处理逻辑 5.2.1 寄存器操作 流程流程 NoteNote AArch32 StateAArch32 State 1、PE 根据异常类型跳转到对应的异常模式 x,x=und/svc/abt/irq/fiq/hyp/mon PE 跳转到哪一种模式通常由路由关系决定 2、保存异常返回地址到 LR_x，用于异常返回用 LR 也是对应模式的 R14_x 寄存器，32 位系统下LR 和 ELR 是同一个寄存器，而 64

13、位是独立的 3、备份 PSTATE 数据到 SPSR_x 异常返回时需要从 SPSR_x 恢复 PSTATE 4、PSTATE 操作：PSTATE.M4:0设置为异常模式 x PSTATE.A,I,F=1 PSTATE.T=1，强制进入 A32 模式 PSTATE.IT7：2=“00000”PSTATE.M4只是对 32 位系统有效，64 为下是保留的，因为 64 位下没有各种 mode 的概念.异常处理都要切换到 ARM 下进行；进入异常时需要暂时关闭 A,I,F 中断；5、据异常模式 x 的向量偏移跳转到进入异常处理 各个 mode 有对应的 Vector base addr+offset

14、 AArch64 stateAArch64 state 1、保存 PSTATE 数据到 SPSR_ELx,(x=1,2,3)异常返回时需要从 SPSR_ELx 中恢复 PSTATE 2、保存异常进入地址到 ELR_ELx，同步异常（und/abt 等）是当前地址，而 异步异常（irq/fiq 等）是下一条指令地址 64 位架构 LR 和 ELR 是独立分开的，这点和 32 位架构有所差别 3、保存异常原因信息到 ESR_ELx ESR_ELx.EC 代表 Exception Class，关注这个 bit 4、PE 根据目标 EL 的异常向量表中定义的异常地跳转到哪个 EL 使用哪个向量偏移地址

15、又路由关ARMv8 架构与指令集 -14-址强制跳转到异常处理程序 系决定 5、堆栈指针 SP 的使用由目标 EL 决定(SPSR_ELx.M0=1)？h（ELx）:t（EL0）5.2.2 路由控制 Execution State 异步异常（中断）路由控制位、优先级排列.1 允许 0 禁止 AArch32 Asynchronous Data Abort(异步数据终止)SCR.EA HCR.TGE HCR.AMO IRQ or vIRQ SCR.IRQ HCR.TGE HCR.IMO FIQ or vFIQ SCR.FIQ HCR.TGE HCR.FMO AArch64 SError or vS

16、Error SCR_EL3.EA HCR_EL2.TGE HCR_EL2.AMO IRQ or vIRQ SCR_EL3.IRQ HCR_EL2.TGE HCR_EL2.IMO FIQ or vFIQ SCR_EL3.FIQ HCR_EL2.TGE HCR_EL2.FMO 若 HCR_EL2.TGE=1 所有的虚拟中断将被禁止,HCR.AMO,IMO,FMO HCR_EL2.AMO,IMO,FMO被当成 1 处理.5.3 流程图对比 AArch32、AArch64 架构下 IRQ 和 Data Abort 异常处理流程图对比.ARMv8 架构与指令集 -15-5.3.1 IRQ 流程图 5.3

17、.1.1 AArch32 ARMv8 架构与指令集 -16-5.3.1.2 AArch64 ARMv8 架构与指令集 -17-ARMv8 架构与指令集 -18-5.3.2 Data Abort 流程图 5.3.2.1 AArch32 5.3.2.2 AArch64 ARMv8 架构与指令集 -19-ARMv8 架构与指令集 -20-5.4 源代码异常入口 5.4.1 C 函数入口 异常类型 AArch32 State AArch64 State 所在文件 C 函数 所在文件 C 函数 Und arm/kernel/traps.c do_undefinstr Arm64/kernel/traps

18、.c do_undefinstr Data Abort arm/mm/fault.c do_DataAbort arm64/mm/fault.c do_mem_abort IRQ arm/kernel/irq.c asm_do_IRQ arm64/kernel/irq.c handle_IRQ FIQ System Call 5.4.2 上报流程图 例举 Data Abort 和 IRQ 中断的入口流程图 5.4.2.1 Data Abort 上报 ARMv8 架构与指令集 -21-5.4.2.2 IRQ 上报 5.4.3 异常进入压栈准备 分析 64 位 kernel_entry 压栈代码逻

19、辑（代码路径：kernel/arch/arm64/kernel/entry.S）sp 指向#S_LR#S_FRAME_SIZE 位置#S_FRAME_SIZE 是 pt_regs 结构图的 size 依次把 x28-x29 x0-x1 成对压入栈内 每压入一对寄存器，sp 指针就移动-16=（(64/8）*2）字节长度，栈是向地址减少方向增长的.保存 sp+#S_FRAME_SIZE 数据到 x21 add x21,sp,#SP_FRAME_SIZE 保存 elr_el1 到 x22 mrs x22,elr_el1 保存 spsr_el1 到 x23 mrs x23,spsr_el1 把 lr

20、、x21 写入 sp+#S_LR 地址内存 保存 lr 和 x21 的数据到指定栈内存位置 把 x22、x23 写入 sp+#S_PC 地址内存 保存 elr,spsr 数据到指定栈内存位置 5.4.4 栈布局 ARMv8 架构与指令集 -22-第 6 章 ARMv8 指令集 6.1 概况 A64 指令集 A32&T32 指令集 指令编码 6.1.1 指令基本格式 ,其中尖括号是必须的，花括号是可选的 A32：Rd=R0R14 A64：Rd=Xt=X0X30 标识符 Note Opcode 操作码，也就是助记符，说明指令需要执行的操作类型 Cond 指令执行条件码，在编码中占 4bit，0b0

21、000-0b1110 S 条件码设置项,决定本次指令执行是否影响 PSTATE 寄存器响应状态位值 Rd/Xt 目标寄存器，A32 指令可以选择 R0-R14,T32 指令大部分只能选择 RO-R7，A64 指令可以选择 X0-X30 or W0-W30 Rn/Xn 第一个操作数的寄存器，和 Rd 一样，不同指令有不同要求 Opcode2 第二个操作数，可以是立即数，寄存器 Rm 和寄存器移位方式（Rm，#shit）6.1.2 指令分类 类型 Note 跳转指令 条件跳转、无条件跳转（#imm、register）指令 异常产生指令 系统调用类指令（SVC、HVC、SMC）系统寄存器指令 读写系

22、统寄存器，如：MRS、MSR 指令 可操作 PSTATE 的位段寄存器 数据处理指令 包括各种算数运算、逻辑运算、位操作、移位(shift)指令 load/store 内存访问指令 load/store 批量寄存器、单个寄存器、一对寄存器、非-暂存、非特权、独占以及load-Acquire、store-Release 指令（A64 没有 LDM/STM 指令）协处理指令 A64 没有协处理器指令 6.2 A64 指令集 A64 指令编码宽度固定 32bit 31 个（X0-X30）个 64bit 通用用途寄存器（用作 32bit 时是 W0-W30），寄存器名使用 5bit 编码 PC 指针不

23、能作为数据处理指或 load 指令的目的寄存器，X30 通常用作 LR 移除了批量加载寄存器指令 LDM/STM,PUSH/POP,使用 STP/LDP 一对加载寄存器指令代替 ARMv8 架构与指令集 -23-增加支持未对齐的 load/store 指令立即数偏移寻址，提供非-暂存 LDNP/STNP 指令，不需要 hold 数据到 cache中 没有提供访问 CPSR 的单一寄存器，但是提供访问 PSTATE 的状态域寄存器 相比 A32 少了很多条件执行指令，只有条件跳转和少数数据处理这类指令才有条件执行.支持 48bit 虚拟寻址空间 大部分 A64 指令都有 32/64 位两种形式

24、A64 没有协处理器的概念 6.2.1 指令助记符 整型 W/R 32bit 整数 X 64bit 整数 加载/存储、符号-0 扩展 B 无符号 8bit 字节 SB 带符号 8bit 字节 H 无符号 16bit 半字 SH 带符号 16bit 半字 W 无符号 32bit 字 SW 带符号 32bit 字 P Pair（一对）寄存器宽度改变 H 高位（dst gets top half）N 有限位（dst src）W Wide(dst=src1,src1src2)？6.2.2 指令条件码 编码 助记符 描述 标记 0000 EQ 结果相等为 1 Z=1 0001 NE 结果不等为 0 Z=

25、0 0010 HS/CS 无符号高或者相同进位，发生进位为 1 C=1 0011 LO/CC 无符号低清零，发生借位为 0 C=0 0100 MI 负数为 1 N=1 0101 PL 非负数 0 N=0 0110 VS 有符号溢出为 1 V=1 0111 VC 没用溢出为 0 V=0 1000 HI 无符号 C=1&Z=0 1001 LS 无符号=N=V ARMv8 架构与指令集 -24-1011 LT 带符号 Z=0&N=V 1101 LE 带符号=!(Z=0&N=V)1110 AL 无条件执行 Any 1111 NV 6.2.3 跳转指令 6.2.3.1 条件跳转 B.cond cond

26、为真跳转 CBNZ CBNZ X1，label /如果 X1!=0 则跳转到 label CBZ CBZ X1，label /如果 X1=0 则跳转到 label TBNZ TBNZ X1，#3 label /若 X13!=0,则跳转到 label TBZ TBZ X1，#3 label /若 X13=0,则跳转到 label 6.2.3.2 绝对跳转 B 绝对跳转 BL 绝对跳转#imm，返回地址保存到 LR（X30）BLR 绝对跳转 reg，返回地址保存到 LR（X30）BR 跳转到 reg 内容地址,RET 子程序返回指令，返回地址默认保存在 LR（X30）6.2.4 异常产生和返回指令

27、 SVC SVC 系统调用，目标异常等级为 EL1 HVC HVC 系统调用，目标异常等级为 EL2 SMC SMC 系统调用，目标异常等级为 EL3 ERET 异常返回，使用当前的 SPSR_ELx 和 ELR_ELx 6.2.5 系统寄存器指令 MRS R-S:通用寄存器=系统寄存器 MSR S-R:系统寄存器=r then Wd=Wn,else Wd=Wn.SBFM UBFM BFI BFXIL SBFIZ SBFX UBFX UBFZ 6.2.6.6 移位运算指令 ASR 算术右移 （结果带符号）LSL 逻辑左移 ROR 循环右移：头尾相连 ARMv8 架构与指令集 -27-SXTB

28、字节、半字、字符号/0 扩展移位运算 关于 SXTB#imm 和 UXTB#imm 的用法可以使用以下图解描述：SXTH SXTW UXTB UXTH 6.2.7 Load/Store 指令 对齐 偏移 非对齐 偏移 PC-相对 寻址 访问 一对 非暂存 非特权 独占 Acquire Release LDR LDUR LDR LDP LDNP LDTR LDXR LDAR LDRB LDURB LDRSW LDRSW STNP LDTRB LDXRB LDARB LDRSB LDURSB STP LDTRSB LDXRH LDARH LDRH LDURH LDTRH LDXP STLR LDR

29、SH LDURSH LDTRSH STXR STLRB LDRSW LDURSW LDTRSW STXRB STLRH ARMv8 架构与指令集 -28-STR STUR STTR STXRH LDAXR STRB STURB STTRB STXP LDAXRB STRH STURH STTRH LDAXRH LDAXP STLXR STLXRB STLXRH STLXP 6.2.7.1 寻址方式 类型 立即数偏移 寄存器偏移 扩展寄存器偏移 基址寄存器（无偏移）base，#0 基址寄存器（+偏移）base，#imm base，Xm，LSL#imm base，Wm，(S|U)XTW#imm P

30、re-indexed(事先更新)base，#imm!Post-indexed（事后更新）base，#imm base,Xm PC-相对寻址 label 6.2.7.2 Load/Store(Scaled Offset)支持的寻址方式 对齐的，无符号#imm12 偏移，不支持 pre-/post-index 操作 非对齐，带符号#imm9 偏移，支持 pre-/post-index 操作 对齐 or 非对齐的 64bit 寄存器偏移 对齐 or 非对齐的 32bit 寄存器偏移 Zero-Extend/Sign-Extend 0 扩展 从 Memory 读取一个无符号 32 位 Wn 数据写到一

31、个 64 位 Xt 寄存器中，Wn 数据被存储到 Xt31:0，Xt63:32 使用 0 代替 符号扩展 从 Memory 读取一个有符号 32 位 Wn 数据写到一个 64 位 Xt 寄存器中，Wn 数据被存储到 Xt31:0，Xt63:32 使用 Wn 的符号位值（Wn31）代替 LDR 从 Memory 地址 addr 中读取双字/字节/半字/字数据到目标寄存器 Xt/Wt 中 带”S”表示需要符号扩展.LDRB LDRSB LDRH LDRSH ARMv8 架构与指令集 -29-LDRSW STR 把 Xn/Wn 中的双字/字节/半字数据写入到 Memory 地址 addr 中 STR

32、B STRH 6.2.7.3 Load/Store(Unscaled Offset)所谓 Scaled 和 Unscaled 其实就是可以见到理解为对齐和非对齐，本质就是是否乘以一个常量，因为 scaled 的总是可以乘以一个常量来达到对齐，而 Unscaled 就不需要，是多少就多少，更符合人类自然的理解 支持的寻址方式 非对齐的，有符号#simm9 偏移，不支持 pre-/post-index 操作 LDUR 从 Memory 地址 addr 中读取双字/字节/半字/字数据到目标寄存器 Xt/Wt 中 带”S”表示需要符号扩展.立即数偏移#simm9=-256 +256 的任意整数，不需要

33、对齐规则.LDURB LDURSB LDURH LDURSH LDURSW STUR 把 Xn/Wn 中的双字/字节/半字数据写入到 Memory 地址 addr 中 立即数偏移#simm9=-256 +256 的任意整数，不需要对齐规则.STURB STURH 6.2.7.4 Load/Store PC-relative（PC 相对寻址）支持的寻址方式 不支持 pre-/post-index 操作 LDR 从 Memory 地址 addr 中读取双字/字数据到目标寄存器 Xt/Wt 中 带”S”表示需要符号扩展.LDRSW 6.2.7.5 Load/Store Pair(一对)支持的寻址方式

34、 对齐的，有符号#simm7 偏移，支持 pre-/post-index 操作 LDP 从 Memory 地址 addr 处读取两个双字/字数据到目标寄存器 Xt1，Xt2 带”S”表示需要符号扩展.LDRSW STP 把 Xt1，Xt2 两个双字/字数据写到 Memory 地址 addr 中 ARMv8 架构与指令集 -30-6.2.7.6 Load/Store Non-temporal(非暂存)Pair 所谓 Non-temporal 就是就是用于你确定知道该地址只加载一次，不需要触发缓存，避免数据被刷新，优化性能，其它指令都默认会写 Cache 支持的寻址方式 对齐的，有符号#simm7

35、 偏移，不支持 pre-/post-index 操作 LDNP 从 Memory 地址 addr 处读取两个双字/字数据到目标寄存器 Xt1，Xt2,标注非暂存访问，不更新 cache 带”S”表示需要符号扩展.STNP 把 Xt1，Xt2 两个双字/字数据写到 Memory 地址 addr 中，标注非暂存访问，不更新 cache 6.2.7.7 Load/Store Unprivileged（非特权）所谓 Unprivileged 就是说 EL0/EL1 的内存有不同的权限控制，这条指令以 EL0 的权限存取，用于模拟 EL0 的行为，该指令应用于 EL1 和 EL0 之间的交互.支持的寻址

36、方式 非对齐的，有符号#simm9 偏移，不支持 pre-/post-index 操作 LDTR 从 Memory 地址 addr 中读取双字/字节/半字/字数据到目标寄存器 Xt/Wt 中，当执行在 EL1 的时候使用 EL0 的权限 带”S”表示需要符号扩展 LDTRB LDTRSB LDTRH LDTRSH LDTRSW STTR 把 Xn/Wn 中的双字/字节/半字数据写入到 Memory 地址 addr 中，当执行在 EL1 的时候使用 EL0 的权限 STTRB STTRH 6.2.7.8 Load/Store Exclusive（独占）在多核 CPU 下，对一个地址的访问可能引起

37、冲突，这个指令解决了冲突，保证原子性(所谓原子操作简单理解就是不能被中断的操作)，是解决多个CPU访问同一内存地址导致冲突的一种机制。比如 2 个 CPU 同时写，其中一条的 Ws 就会返回失败值。通常用于锁，比如 spinlock，可以参考代码：arch/arm64/include/asm/spinlock.h 支持的寻址方式 无偏移基址寄存器，不支持 pre-/post-index 操作 LDXR 从 Memory 地址 addr 中读取双字/字节/半字数据到目标寄存器 Xt/Wt 中，标记物理地址是独占访问的 LDXRB ARMv8 架构与指令集 -31-LDXRH LDXP 从 Mem

38、ory 地址 addr 中读取一对双字数据到目标寄存器 Xt1，Xt2 中，标记物理地址是独占访问的 STXR 把 Xn/Wn 中的双字/字节/半字数据写入到 Memory 地址 addr 中，返回是否独占访问成功状态（Ws）STXRB STXRH STXP 把 Xt1，Xt2 一对双字字数据写入到 Memory 地址 addr 中，返回是否独占访问成功状态 6.2.7.9 Load-Acquire/Store-Release Load-Acquire Acquire 的语义是读操作 相当于半个 DMB 指令，只管读内存操作 Store-Release Release 的语义是写操作 相当于半

39、个 DMB 指令，只管写内存操作 支持的寻址方式 无偏移基址寄存器，不支持 pre-/post-index 操作 Non-exclusive(非独占)LDAR 从 Memory 地址 addr 中读取一个双字/字节/半字数据到目标寄存器 Xt/Wt 中，标记物理地址为非独占访问 LDARB LDARH STLR 把一个双字/字节/半字数据 Xt/Wt 写到 Memory 地址 addr 中，返回是否独占访问成功状态 STLRB STLRH Exclusive(独占)LDAXR 从 Memory 地址 addr 中读取一个双字/字节/半字数据到目标寄存器 Xt/Wt 中，标记物理地址为独占访问

40、LDAXP 是 Pair 访问 LDAXRB LDAXRH LDAXP STLXR 把一个双字/字节/半字数据 Xt/Wt 写到 Memory 地址 addr 中，返回是否独占访问成功状态 STLXP 是 Pair 访问 STLXRB STLXRH STLXP 6.2.8 屏障指令 DMB 数据内存屏障指令 保证该指令前的所有内存访问结束，而该指令之后引起的内存访问只能在该指令执行结束后开始，其它数据处理指令等可以越过 DMB 屏障乱序执行 DSB 数据同步屏障指令 DSB 比 DMB 管得更宽，DSB 屏障之后的所有得指令不可越过屏障乱序执行 ISB 指令同步屏障指令 ISB 比 DSB 管

41、的更宽，ISB 屏障之前的指令保证执行完，屏障之后的指令直接flush 掉再重新从 Memroy 中取指 ARMv8 架构与指令集 -32-以 DMB 指令为例介绍屏障指令原理.ADD X1，X2，X3 -(A)LDR X4，addr -(B)STR X6，addr2 DMB -(DMB)LDR X5，addr3 -(C)STR X7，addr4 SUB X8，X9，#2 -(D)左边程序中，因为有（DMB）的屏障作用，（C）必须要等（B）执行完成后才可以执行，保证执行顺序。而（A)、(D)不属于 Memory access 指令，可以越过 DMB 屏障 乱序执行;而结合到 Load-Acqu

42、ire/Store-Release，可以分别理解为半个 DMB 指令，Load-Acquire 只管 Memory read，而 Store-Release 只管 Memroy write，组合使用可以增加代码乱序执行的灵活性和执行效率.6.3 A32&T32 指令集 6.3.1 跳转指令 B 条件跳转 BL 跳转前会把当前指令的下一条指令保存到 R14（lr）BX 只能用于寄存器寻址，寄存器最低位值用于切换 ARM/Thumb 工作状态，ARM/Thumb 的切 换只能通过跳转实现，不能通过直接 write register 方式实现.BLX BL&BX 的并集 CBNZ 比较非 0 跳转

43、CBZ 比较为 0 跳转 TBNZ 测试位比较非 0 跳转 TBZ 测试位比较 0 跳转 BLR 带返回的寄存器跳转 BR 跳转到寄存器 RET 返回到子程序 6.3.2 异常产生、返回指令 参考 A64 指令集.6.3.3 系统寄存器指令 参考 A64 指令集.6.3.4 系统寄存器指令 参考 A64 指令集.ARMv8 架构与指令集 -33-6.3.5 数据处理指令 参考 A64 指令集.6.3.6 Load/Store 指令 6.3.6.1 寻址方式 Offset addressing 偏移寻址(reg or#imm),Pre-indexed addressing 事先更新寻址，先变化后

44、操作 ,!Post-indexed addressing 事后更新寻址，先操作后变化,6.3.6.2 Load/Store Normal 非特权 独占 Load Acquire Store Release 独占 Acquire Release LDR STR LDRT STRT LDREX STREX LDA STL LDAEX STLEX LDRH STRH LDRHT STRHT LDREXH STREXH LDAH STLH LDAEXH STLEXH LDRSH LDRSHT LDRB STRB LDRBT STRBT LDREXB STREXB LDAB STLB LDAEXB ST

45、LEXB LDRSB LDRSBT LDRD STRD LDREXD SETEXD LDAEXD STLEXD LDRD/STRD 和 A64 的 LDP/STP 用法类似，表中的 D(Dua)关键字和 A64 的 P(Pair)关键字是一个意思，都是指操作一对寄存器.以上指令用法和 A64 类似.6.3.6.3 Load/Store(批量)LDM LDM Cond 类型 基址寄存器！,寄存器列表 从指定内存中加载批量数据到寄存器堆 STM STM Cond 类型 基址寄存器！,寄存器列表 把寄存器堆中批量数据存储到指定内存地址 PUSH 批量压入栈 POP 批量弹出栈 类型 助记符 指令 N

46、ote 地址 IA LDMIA/STMIA 先操作，后递增 4 字节 ARMv8 架构与指令集 -34-变化 方式 IB LDMIB/STMIA 先递增 4 字节，后操作 DA LDMDA/STMDA 先操作，后递减 4 字节 DB LDMDB/STMDB 先递减 4 字节，后操作 栈操作 FD LDMFD/STMFD 满递减堆栈，SP 指向最后一个元素 FA LDMFA/STMFA 满递增堆栈，SP 指向最后一个元素 ED LDMED/STMED 空递减堆栈，SP 指向将要压入数据的空地址 EA LDMEA/STMEA 空递增堆栈，SP 指向将要压入数据的空地址 关于数据栈类型 满递减 堆栈

47、首部是高地址，堆栈向低地址增长。SP 总是指向堆栈最后一个元素（最后一个元素是最后压入的数据）满递增 堆栈首部是低地址，堆栈向高地址增长。SP 总是指向堆栈最后一个元素（最后一个元素是最后压入的数据）空递减 堆栈首部是低地址，堆栈向高地址增长。SP 总是指向下一个将要放入数据的空位置 空递增 堆栈首部是高地址，堆栈向低地址增长。SP 总是指向下一个将要放入数据的空位置 LDM/STM 可以实现一次在一片连续的存储器单元和多个寄存器之间传送数据，批量加载指令用于将一片连续的存储器中的数据传送到多个寄存器，批量存储指令完成相反的操作 !为可选后缀，若选用，则当数据传送完毕之后，将最后的地址写入基址

48、寄存器，否则基址寄存器的内容不改变，基址寄存器不允许为 R15(PC)，寄存器列表可以为 R0 R15 的任意组合 为可选后缀，当指令为 LDM 且寄存器列表中包含有 R15，选用该后缀表示：除了正常的数据传送之外，还将 SPSR复制到 CPSR,同时，该后缀还表示传入或传出的是用户模式下的寄存器，而不是当前模式下的寄存器 LDMIA R0!,R1-R4 /R1-R0 /R2-R0+4 /R3-R0+8 /R4-R0+12 LDMIA R0!,R1-R4 /R1-R0 /R2-R0+4 /R3-R0+8 /R4-R0+12 STMFD SP！，R0-R3 /R0-SP/R1-SP+4/R2-S

49、P+8/R3-SP+12 LDMFD SP!,R6-R8 /R6-SP /R7-SP+4 /R8-SP+8 6.3.7 IT(if then)指令 基本格式：IT IT T32中的IT指令用于根据特定条件来执行紧跟其后的1-4条指令，其中X,Y,Z分别是执行第二、三、四条指令的条件，可取的值为 T（then）或 E(else)，条件的值控制指令的执行逻辑.T 表示条件为 TRUE 则执行对应指令，E 表示为 FALSE 执行对应指令，如下例子描述.ITETT EQ 据 EQ（N=1）的条件是否成立判断，2、3、4 执行逻辑分别是 E、T、T MOVEQ R0,#1 /1 若 EQ 为真(N=1

50、),则执行 1、3、4（T）的 MOV 操作，否则执行 2(E)的 MOV 操作 E T MOVNE R0,#0 /2 MOVEQ R1,#0 /3 ARMv8 架构与指令集 -35-MOVEQ R2,#0 /4 T 6.3.8 协处理器指令 CDP 数据操作指令，用于 ARM 通知协处理器执行特定操作 LDC 数据加载指令，用于源寄存器所指向的 Mem 数据传送到目标寄存器 STC 数据存储指令，用于源寄存器所指向的数据传送到目标寄存器所指向的 Mem 中 MCR 数据传送指令，ARM 寄存器=协处理器寄存器 MRC 数据传送指令，ARM 寄存器=协处理器寄存器 6.4 指令编码 A32 T