(7.3)--计算机组成原理课后习题.pdf

《(7.3)--计算机组成原理课后习题.pdf》由会员分享，可在线阅读，更多相关《(7.3)--计算机组成原理课后习题.pdf（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 第一章第一章 计算机系统概论计算机系统概论 课后习题课后习题 1.比较数字计算机和模拟计算机的特点。比较数字计算机和模拟计算机的特点。2.数字计算机如何分类数字计算机如何分类?分类的依据是什么分类的依据是什么?3.数字计算机有哪些主要应用数字计算机有哪些主要应用?4.冯冯诺依曼型计算机的主要设计思想是什么诺依曼型计算机的主要设计思想是什么?它包括哪些主要组成部分它包括哪些主要组成部分?5.什么是存储容量什么是存储容量?什么是单元地址什么是单元地址?什么是数据字什么是数据字?什么是指令字什么是指令字?6.什么是指令什么是指令?什么是程序什么是程序?7.指令和数据均存放在内存中，计算机如何区分它

2、们是指令还是数据指令和数据均存放在内存中，计算机如何区分它们是指令还是数据?8.什么是内存什么是内存?什么是外存什么是外存?什么是什么是 CPU?什么是适配器什么是适配器?简述其功能。简述其功能。9.计算机的系统软件包括哪几类计算机的系统软件包括哪几类?说明它们的用途。说明它们的用途。10.说明软件发展的演变过程。说明软件发展的演变过程。11.现代计算机系统如何进行多级划分现代计算机系统如何进行多级划分?这种分级观点对计算机设计会产生什么影响这种分级观点对计算机设计会产生什么影响?12.为什么软件能够转化为硬件，硬件能够转化为软件为什么软件能够转化为硬件，硬件能够转化为软件?实现这种转化的媒介

3、是什么实现这种转化的媒介是什么?13.CPU 的性能指标有哪些的性能指标有哪些?其概念是什么其概念是什么?14.“计算机应用计算机应用”与与“应用计算机应用计算机”在概念上等价吗在概念上等价吗?用学科角度和计算机系统的层次结构来说明你的观点。用学科角度和计算机系统的层次结构来说明你的观点。第二章第二章 运算方法和运算器运算方法和运算器 课后习题课后习题 1.写出下列各整数的原码、反码、补码表示写出下列各整数的原码、反码、补码表示(用用 8 位二进制数位二进制数)。其中。其中 MSB 是最高位是最高位(符号符号 位），位），LSB 是最低位。是最低位。(1)一一 35 (2)128 C3)一一

4、127 (4)一一 1 2.设设x补补=a7.a6a5a0,其中其中 ai取取 0 或或 1，若要，若要 x 0.5,求求 a0，a1，a2，a6的取值。的取值。3.有一个字长为有一个字长为 32 位的浮点数，符号位位的浮点数，符号位 1 位位;阶码阶码 8 位，用移码表示位，用移码表示;尾数尾数 23 位，用补码表示位，用补码表示;基数为基数为 2。请写出请写出:(1)最大数的二进制表示最大数的二进制表示;(2)最小数的二进制表示最小数的二进制表示;(3)规格化数所能表示的数的范围。规格化数所能表示的数的范围。4.将下列十进制数表示成将下列十进制数表示成 IEEE754 标准的标准的 32

5、位浮点规格化数。位浮点规格化数。(1)27/64 (2)27/64 5.已知已知 x 和和 y，用变形补码计算，用变形补码计算 xy,同时指出结果是否溢出。同时指出结果是否溢出。(1)x=11011，y=00011(2)x=11011，y=10101(3)x=10110,y=00001 6.已知已知 x 和和 y，用变形补码计算，用变形补码计算 xy,同时指出结果是否溢出。同时指出结果是否溢出。(1)x=11011，y=11111(2)x=10111，y=11011(3)x=11011，y=10011 7.用原码阵列乘法器、补码阵列乘法器分别计算用原码阵列乘法器、补码阵列乘法器分别计算 xy。

6、(1)x=11011，y=11111(2)x=11111,y=11011 8.用原码阵列除法器计算用原码阵列除法器计算 xy(注注:先乘先乘 1 个比例因子变成小数个比例因子变成小数)。(1)x=11000，y=11111(2)x=01011，y=11001 9.设阶码设阶码 3 位，尾数位，尾数 6 位，按浮点运算方法，完成下列取值的位，按浮点运算方法，完成下列取值的xy，xy运算：运算：(1)x=20110.100101,y=2010(一一 0.011110)(2)x=2101(一一 0.010110)，y=2100(0.010110)10.设数的阶码设数的阶码 3 位，尾数位，尾数 6

7、位，用浮点运算方法，计算下列各式：位，用浮点运算方法，计算下列各式：(1)23(13/16)24(9/16)(2)22(13/32)23(15/16)11.某加法器进位链小组信号为某加法器进位链小组信号为 C4C3C2C1,，低位来的进位信号为，低位来的进位信号为 C0，请分别按下述两种方式写出，请分别按下述两种方式写出 C4C3C2C1的逻辑表达式的逻辑表达式:(1)串行进位方式串行进位方式 (2)并行进位方式并行进位方式 12.用用 IEEE 32 位浮点格式表示如下的数位浮点格式表示如下的数:(1)一一 5 (2)一一 1.5 (3)384 (4)1/16 (5)一一 1/32 13.下

8、列各数使用了下列各数使用了 IEEE 32 位浮点格式，相等的十进制是什么位浮点格式，相等的十进制是什么?(1)1 10000011 110 0000 0000 0000 0000 0000(2)0 01111110 101 0000 0000 0000 0000 0000 14.32 位格式最多能表示位格式最多能表示 232个不同的数。用个不同的数。用 IEEE 32 位浮点格式最多能表示多少不同的数位浮点格式最多能表示多少不同的数?为什么为什么?15.设计一个带有原码阵列乘法器设计一个带有原码阵列乘法器(使用芯片使用芯片)和原码阵列和原码阵列除法器除法器(使用芯片使用芯片)的定点运算器。的

9、定点运算器。16.设计一个设计一个 ALU(4 位位)，完成加、减、取反、取补、逻辑乘、逻辑加、传送、加，完成加、减、取反、取补、逻辑乘、逻辑加、传送、加 1 等等 8 种运算功能。种运算功能。17.改进改进 74181ALU 芯片设计，操作控制信号只有芯片设计，操作控制信号只有 8 种种 18.设计一个余设计一个余 3 码编码的十进制加法器单元电路。码编码的十进制加法器单元电路。第三章第三章 多层次的存储器多层次的存储器 课后习题课后习题 1.设有一个具有设有一个具有 20 位地址和位地址和 32 位字长的存储器，问：位字长的存储器，问：(1)该存储器能存储多少个字节的信息该存储器能存储多少

10、个字节的信息?(2)如果存储器由如果存储器由 512K8 位位 SRAM 芯片组成，需要多少片芯片组成，需要多少片?(3)需要多少需要多少位地址作芯片选择位地址作芯片选择?2.已知某已知某 64 位机主存采用半导体存储器，其地址码为位机主存采用半导体存储器，其地址码为 26 位，若使用位，若使用 4M8 位的位的 DRAM 芯片组成该机所芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问允许的最大主存空间，并选用内存条结构形式，问:(1)若每个内存条为若每个内存条为 16M64 位，共需几个内存条位，共需几个内存条?(2)每个内存条内共有多少每个内存条内共有多少 DRAM 芯片芯片?(

11、3)主存共需多少主存共需多少 DRAM 芯片芯片?CPU 如何选择各内存条如何选择各内存条?3.用用 16K8 位的位的 DRAM 芯片构成芯片构成 64K32 位存储器，要求位存储器，要求:(1)画出该存储器的组成逻辑框图。画出该存储器的组成逻辑框图。(2)设存储器读设存储器读/写周期为写周期为 0.5us，CPU 在在 l us 内至少要访问一次。试问采用哪种刷新方式比较合理内至少要访问一次。试问采用哪种刷新方式比较合理?两次刷两次刷新的最大时间间隔是多少新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少对全部存储单元刷新一遍所需的实际刷新时间是多少?4.有一个有一个

12、1024K32 位的存储器，由位的存储器，由 128K8 位的位的 DRAM 芯片构成。问芯片构成。问:(1)总共需要多少总共需要多少 DRAM 芯片芯片?(2)设计此存储体组成框图。设计此存储体组成框图。(3)采用异步刷新方式，如单元刷新间隔不超过采用异步刷新方式，如单元刷新间隔不超过 8ms，则刷新信号周期是多少，则刷新信号周期是多少?5.要求用要求用 256K16 位位 SRAM 芯片设计芯片设计 1024K32 位的存储器。位的存储器。SRAM 芯片有两个控制端芯片有两个控制端:当当AECSEA有效时，有效时，该片选中。当该片选中。当AEWEA/R=1 时执行读操作，当时执行读操作，当

13、AEWEA/R=0 时执行写操作。时执行写操作。6.用用 32K8 位的位的 E2PROM 芯片组成芯片组成 128K16 位的只读存储位的只读存储器，试问器，试问:(1)数据寄存器多少位数据寄存器多少位?(2)地址寄存器多少位地址寄存器多少位?(3)共需多少个共需多少个 E2PROM 芯片芯片?(4)画出此存储器组成框图。画出此存储器组成框图。7.某机器中，已知配有一个地址空间为某机器中，已知配有一个地址空间为 0000H3FFFH 的的 ROM 区域。现在再用一个区域。现在再用一个 RAM 芯片芯片(8K8)形形成成 40K16 位的位的 RAM 区域，起始地为区域，起始地为 6000H。

14、假设。假设 RAM 芯片有芯片有AECSEA和和AEWEEA信号控制端。信号控制端。CPU 的地址总的地址总线为线为 A15A0，数据总线为，数据总线为 D15D0控制信号为控制信号为 R/W(读读/写写)，AEMREQEA(访存访存)，要求，要求:(1)画出地址译码方案。画出地址译码方案。(2)将将 ROM 与与 RAM 同同 CPU 连接。连接。8.设存储器容量为设存储器容量为 64M，字长为，字长为 64 位，模块数位，模块数 m=8，分别用顺序和交叉方式进行组织。存储周期，分别用顺序和交叉方式进行组织。存储周期 T=100ns，数据总线宽度为数据总线宽度为 64 位，位，总线传送周期总

15、线传送周期=50ns。求。求:顺序存储器和交叉存储器的带宽各是多少？顺序存储器和交叉存储器的带宽各是多少？9.CPU 执行一段程序时，执行一段程序时，cache 完成存取的次数为完成存取的次数为 2420 次，主存完成存取的次数为次，主存完成存取的次数为 80 次，已知次，已知 cache 存存储周期为储周期为 40ns，主存存储周期为，主存存储周期为 240ns，求，求 cache/主存系统的效率和平均访问时间。主存系统的效率和平均访问时间。10.已知已知 cache 存储周期存储周期 40ns，主存存储周期，主存存储周期 200ns,cache/主存系统平均访问时间为主存系统平均访问时间为

16、 50ns，求。求，求。求 cache 的的 命中率是多少命中率是多少?11.某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中。假设每条某机器采用四体交叉存储器，今执行一段小循环程序，此程序放在存储器的连续地址单元中。假设每条指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中指令的执行时间相等，而且不需要到存储器存取数据，请问在下面两种情况中(执行的指令数相等执行的指令数相等)，程序，程序运行的时间是否相等运行的时间是否相等?(1)循环程序由循环程序由 6 条指令组成，重复执行条指令组成，重复执行 80 次。次。(2)循环程序由循环程序由 8

17、条指令组成，重复执行条指令组成，重复执行 60 次。次。12.一个有主存和一个有主存和 cache 组成的二级存储系统，参数定义如下组成的二级存储系统，参数定义如下:Ta 为系统平均存取时间，为系统平均存取时间，T1为为 cache 的存取的存取时间，时间，T2为主存的存取时间，为主存的存取时间，H 为为 cache 命中率，请写出命中率，请写出 Ta 与与 T1、T2、H 参数之间的函数关系式。参数之间的函数关系式。13.一个组相联一个组相联 cache 由由 64 个行组成，每组个行组成，每组 4 行。主存储器包含行。主存储器包含 4K 个块，每块个块，每块 128 字。请表示内存地址字。

18、请表示内存地址的格式。的格式。14.有一个处理机，主存容量有一个处理机，主存容量 1MB，字长，字长 1B，块大小，块大小 16B,cache 容易容易 64KB，若，若 cache 采用直接映射式，采用直接映射式，请给出请给出 2 个不同标记的内存地址，它们映射到同一个个不同标记的内存地址，它们映射到同一个 cache 行。行。15.假设主存容量假设主存容量 16M32 位，位，cache 容量容量 64K32 位，主存与位，主存与 cache 之间以每块之间以每块 432 位大小传送数据，请位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。确定直接映射方式的有关参数，并画出

19、主存地址格式。16.下述有关存储器的描述中，正确的是下述有关存储器的描述中，正确的是()。A.多级存储体系由多级存储体系由 cache、主存和虚拟存储器构成。、主存和虚拟存储器构成。B.存储保护的目的是存储保护的目的是:在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止一个用户访问不是分配给他的主存区，以达到数据安全与保密的要求。又要防止一个用户访问不是分配给他的主存区，以达到数据安全与保密的要求。C.在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间在虚拟存储

20、器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。编程。D.cache 和虚拟存储器这两种存储器管理策略都利用了程和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理。序的局部性原理。17.引入多道程序的目的在于引入多道程序的目的在于()。A.充分利用充分利用 CPU，减少，减少 CPU 等待时间等待时间 B.提高实时响应速度提高实时响应速度 C.有利于代码共享，减少主辅存信息交换量有利于代码共享，减少主辅存信息交换量 D.充分利用存储器充分利用存储器 18.虚拟段页式存储管理方案的特性为虚拟段页式存储管理方案的特性为()。A.空间浪费大、存储共享不易、存储

21、保护容易、不能动态连接空间浪费大、存储共享不易、存储保护容易、不能动态连接 B.空间浪费小、存储共享容易、存储保护不易、不能动态连接空间浪费小、存储共享容易、存储保护不易、不能动态连接 C.空间浪费大、存储共享不易、存储保护容易、能动态连接空间浪费大、存储共享不易、存储保护容易、能动态连接 D.空间浪费小、存储共享容易、存储保护容易、能动态连接空间浪费小、存储共享容易、存储保护容易、能动态连接 19.某虚拟存储器采某虚拟存储器采用页式存储管理，使用用页式存储管理，使用 LRU 页面替换算法。若每次访问在一个时间单位内完成，页面页面替换算法。若每次访问在一个时间单位内完成，页面访问的序列如下访问

22、的序列如下:1,8,1,7,8,2,7,2,1,8,3,8,2,1,3,1,7,1,3,7。已知主存只允许存放。已知主存只允许存放 4 个页面，初始状态个页面，初始状态时时 4 个页面是全空的，则页面失效次数是个页面是全空的，则页面失效次数是_。20.主存容量为主存容量为 4MB,虚存容量为虚存容量为 1GB，则虚地址和物理地址各为多少位，则虚地址和物理地址各为多少位?如页面大小为如页面大小为 4KB，则页表长度，则页表长度是多少是多少?21.设某系统采用页式虚拟存储管理，页表存放在主存中。设某系统采用页式虚拟存储管理，页表存放在主存中。(1)如果一次内存访问使用如果一次内存访问使用 50ns

23、，访问一次主存需用，访问一次主存需用多少时间多少时间?(2)如果增加如果增加 TLB，忽略查找，忽略查找 TLB 表项占用的时间，并且表项占用的时间，并且 75%的页表访问命中的页表访问命中 TLB，内存的有效访问，内存的有效访问时间是多少时间是多少?22.某计算机的存储系统由某计算机的存储系统由 cache、主存和磁盘构成。、主存和磁盘构成。cache 的访问时间为的访问时间为 15ns;如果被访问的单元在主存中如果被访问的单元在主存中但不在但不在 cache 中，需要用中，需要用 60ns 的时间将其装入的时间将其装入 cache，然后再进行访问，然后再进行访问;如果被访问的单元不在主存中

24、，如果被访问的单元不在主存中，则需要则需要 l0ms 的时间将其从磁盘中读入主存，然后再装入的时间将其从磁盘中读入主存，然后再装入 cache 中并开始访问。若中并开始访问。若 cache 的命中率为的命中率为 90%，主存的命中率为主存的命中率为 60%，求该系统中访问一个字的平均时间。，求该系统中访问一个字的平均时间。23.某某页式存储管理，页大小为页式存储管理，页大小为 2KB。逻辑地址空间包含。逻辑地址空间包含 16 页，物理地址空间共有页，物理地址空间共有 8 页。逻辑地址应有多页。逻辑地址应有多少位少位?主存物理空间有多大主存物理空间有多大?24.在一个分页虚存系统中，用户虚地址空

25、间为在一个分页虚存系统中，用户虚地址空间为 32 页，页长页，页长 1KB，主存物理空间为，主存物理空间为 16KB。已知用户程序。已知用户程序有有 10 页长，若虚页页长，若虚页 0、1、2、3 已经被分别调入到主存已经被分别调入到主存 8、7、4、10 页中，请问虚地址页中，请问虚地址 0AC5 和和 lAC5(十十六进制六进制)对应的物理地址是多少对应的物理地址是多少?25.段式虚拟存储器对程序员是否透明段式虚拟存储器对程序员是否透明?请说明原因。请说明原因。26.在一个进程的执行过程中，是否其所有页面都必须处在主存中在一个进程的执行过程中，是否其所有页面都必须处在主存中?27.为什么在

26、页式虚拟存储器地址变为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址拟存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址?28.在虚存实现过程中，有些页面会在内存与外存之间被频繁地换入和换出，使系统效率急剧下降。这种现在虚存实现过程中，有些页面会在内存与外存之间被频繁地换入和换出，使系统效率急剧下降。这种现象称为颠簸。请解释产生颠簸的原因，并说明防止颠簸的办法。象称为颠簸。请解释产生颠簸的原因，并说明防止颠簸的办法。第四章第

27、四章 指令系统指令系统 课后习题课后习题 1.ASCII 码是码是 7 位，如果设计主存单元字长为位，如果设计主存单元字长为 32 位，指令字长为位，指令字长为 12 位，是否合理？为什么位，是否合理？为什么?2.假设某计算机指令长度为假设某计算机指令长度为 32 位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有 70条指令，请设计满足要求的指令格式。条指令，请设计满足要求的指令格式。3.指令格式结构如下所示，试分析指令格式及寻址方式特点。指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0

28、OP 目标寄存器目标寄存器 源寄存器源寄存器 4.指令格式结构如下所示，试分析指令格式及寻址方式特点。指令格式结构如下所示，试分析指令格式及寻址方式特点。15 10 7 4 3 0 OP 源寄存器源寄存器 变址寄存器变址寄存器 偏移量偏移量(16 位位)5.指令格式结构如下所示，试分析指令格式寻址方式特点。指令格式结构如下所示，试分析指令格式寻址方式特点。15 12 11 9 8 6 5 3 2 0 OP 寻址方式寻址方式 寄存器寄存器 寻址方式寻址方式 寄存器寄存器 源地址源地址 目标地址目标地址 6.一种单地址指令格式如下所示，其中一种单地址指令格式如下所示，其中 I 为间接特征，为间接特

29、征，X 为寻址模式，为寻址模式，D 为形式地址。为形式地址。I,X,D 组成该指令组成该指令的操作数有效地址的操作数有效地址 E。设。设 R 为变址寄存器，为变址寄存器，R1为基址寄存器，为基址寄存器，PC 为程序计数器，请在下表中第一列位置为程序计数器，请在下表中第一列位置填入适当的寻址方式名称。填入适当的寻址方式名称。OP I X D 寻址方式名称寻址方式名称 I X 有效地址有效地址 E 0 0 0 0 1 1 00 01 10 11 00 11 E=D E=(PC)D E=(R)D E=(R1)D E=(D)E=(R1)D),D=0 7.某计算机某计算机字长为字长为 32 位，主存容量

30、为位，主存容量为 64KB，采用单字长单地址指令，共有采用单字长单地址指令，共有 40 条指令。试采用直接、立条指令。试采用直接、立即、变址、相对四种寻址方式设计指令格式。即、变址、相对四种寻址方式设计指令格式。8.某机字长为某机字长为 32 位，主存容量为位，主存容量为 1MB，单字长指令，有，单字长指令，有 50 种操作码，采用寄存器寻址、寄存器间接寻址、种操作码，采用寄存器寻址、寄存器间接寻址、立即、直接等寻址方式。立即、直接等寻址方式。CPU 中有中有 PC，IR，AR，DR 和和 16 个通用寄存器。问个通用寄存器。问:(1)指令格式如何安排指令格式如何安排?(2)能否增加其他寻址方

31、式能否增加其他寻址方式?9.设某机字长为设某机字长为 32 位，位，CPU 中有中有 16 个个 32 位通用寄存器，设计一种能容纳位通用寄存器，设计一种能容纳 64 种操作的指种操作的指令系统。如果采令系统。如果采用通用寄存器作基址寄存器，则用通用寄存器作基址寄存器，则 RS 型指令的最大存储空间是多少型指令的最大存储空间是多少?10.将表将表 4.9 的指令系统设计成二地址格式的指令系统。的指令系统设计成二地址格式的指令系统。11.从以下有关从以下有关 RISC 的描述中，选择正确答案。的描述中，选择正确答案。A.采用采用 RISC 技术后，计算机的体系结构又恢复到早期的比较简单的情况。技

32、术后，计算机的体系结构又恢复到早期的比较简单的情况。B.为了实现兼容，新设计的为了实现兼容，新设计的 RISC,是从原来是从原来 CISC 系统的指令系统中挑选一部分实现的。系统的指令系统中挑选一部分实现的。C.RISC 的主要目标是减少指令数。的主要目标是减少指令数。D.RISC 没有乘、除法指令和浮点运算指令。没有乘、除法指令和浮点运算指令。12.根据操作数所在位置，指出其寻址方式根据操作数所在位置，指出其寻址方式(填空填空):(1)操作数在寄存器中，为操作数在寄存器中，为(A)寻址方式。寻址方式。(2)操作数地址在寄存器，为操作数地址在寄存器，为(B)寻址方式。寻址方式。(3)操作数在指

33、令中，为操作数在指令中，为(C)寻址方式。寻址方式。(4)操作数地址操作数地址(主存主存)在指令中，为在指令中，为(D)寻址方式。寻址方式。(5)操作数的地址，为某一寄存器内容与位移量之和，可以是操作数的地址，为某一寄存器内容与位移量之和，可以是(E,F,G)寻址方式。寻址方式。13.将将 C 语句翻译成语句翻译成 MIPS R4000 汇编语言代码。汇编语言代码。C 赋值语句是赋值语句是:f=(g+h)一一(i+j)假设变量假设变量 f、g、h、i、j 分别分配给寄存器分别分配给寄存器$s0、$s1、$s2、$s3、$s4。14.将如下将如下 MIPS R4000 汇编语言翻泽成机器语言指令

34、。汇编语言翻泽成机器语言指令。IW$t0,1200($t1)add$t0,$s2,$t0 SW$t0,1200($t1)15.将下面一条将下面一条 ARM 汇编语言指令翻译成用十进制和二进制表示的机器语言指令汇编语言指令翻译成用十进制和二进制表示的机器语言指令:ADD r5，r1，r2 16.将下面将下面 C 语句翻译成语句翻译成 ARM 汇编语言代码。汇编语言代码。C 赋值语句是赋值语句是:f=(g+h)一一(i+j)假设变量假设变量 f、g、h、i、j 分别放在寄存器分别放在寄存器 r0、r1、r2、r3、r4 中。中。第五章第五章 中央处理器中央处理器 课后习题课后习题 1.请在括号内填

35、入适当答案。在请在括号内填入适当答案。在 CPU 中中:(1)保存当前正在执行的指令的寄存器是保存当前正在执行的指令的寄存器是_;(2)保存当前正在执行的指令地址的寄存器是保存当前正在执行的指令地址的寄存器是_;(3)算术逻辑运算结果通常放在算术逻辑运算结果通常放在_和和_。2.参见图参见图 5.1 的数据通路。画出存数指令的数据通路。画出存数指令“STO R1,(R2)”的指令周期流程图，其含义是将寄存器的指令周期流程图，其含义是将寄存器 R1的内容的内容传送至传送至(R2)为地址的数存单元中。标出各微操作信号序列。为地址的数存单元中。标出各微操作信号序列。3.参见图参见图 5.1 的数据通

36、路，画出取数指令的数据通路，画出取数指令“LAD(R3),RO”的指令周期流程图，其含义是将的指令周期流程图，其含义是将(R3)为地址数存为地址数存单元的内容取至寄存器单元的内容取至寄存器 R0中，标出各微操作控制信号序列。中，标出各微操作控制信号序列。4.假设主脉冲源频率为假设主脉冲源频率为 10MHz，要求产生，要求产生 5 个等间隔的节拍脉冲，试画出时序产生器的逻辑图。个等间隔的节拍脉冲，试画出时序产生器的逻辑图。5.如果在一个如果在一个 CPU 周期中要产生周期中要产生 3 个节拍脉冲个节拍脉冲:T1=200ns,T2=400ns,T3=200ns,试画出时序产生器逻辑图。试画出时序产

37、生器逻辑图。6.假设某机器有假设某机器有 80 条指令，平均每条指令由条指令，平均每条指令由 4 条微指令组成，其中有一条微指令组成，其中有一条取指微指令是所有指令公用的。条取指微指令是所有指令公用的。已知微指令长度为已知微指令长度为 32 位，请估算控制存储器容量。位，请估算控制存储器容量。7.某某 ALU 器件是用模式控制码器件是用模式控制码 MS3S2S1C 来控制执行不同的算术运算和逻辑操作。下表列出各条指令所来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控制码，其中要求的模式控制码，其中 y 为二进制变量，为二进制变量，为为 0 或或 1 任选。任选。试以指令码试以

38、指令码(A，B，H，D，E，F，G)为输入变量，写出控制参数为输入变量，写出控制参数 M，S3，S2，S1，C 的逻辑表达式。的逻辑表达式。指令码指令码 M S3 S2 S1 C A,B 0 0 1 1 0 H,D 0 1 1 0 1 E 0 0 1 0 y F 0 1 1 1 y G 1 0 1 1 8.某机有某机有 8 条微指令条微指令 I1I8，每条微指令所包含的微命令控制信号如下表所示。，每条微指令所包含的微命令控制信号如下表所示。微指令微指令 a b c d e f g h i j I1 I2 I3 I4 I5 I6 I7 I8 aj 分别对应分别对应 10 种不同性质的微命令信号。

39、假设一条微指令的控制字段仅限为种不同性质的微命令信号。假设一条微指令的控制字段仅限为 8 位位,请安排微指令的控请安排微指令的控制字段格式。制字段格式。9.画出画出 P163 页例页例 2 中微地址转移逻辑设计电路图。中微地址转移逻辑设计电路图。10.某计算机有如下部件某计算机有如下部件:ALU，移位器，主存，移位器，主存 M，主存数据寄存器，主存数据寄存器 MDR，主存地址寄存器，主存地址寄存器 MAR,指令寄指令寄存器存器 IR，通用寄存器，通用寄存器 R0R3，暂存器，暂存器 C 和和 D。(1)请将各逻辑部件组成一个数据通路，并标明数据流动方向。请将各逻辑部件组成一个数据通路，并标明数

40、据流动方向。(2)画出画出“ADD R1,R2”指令的指令周期流程图。指令的指令周期流程图。11.已知某机采用微程序控制方式，控存容量为已知某机采用微程序控制方式，控存容量为 51248 位。微程序可在整个控存中实现转移，控制微程序位。微程序可在整个控存中实现转移，控制微程序转移转移的的条件共条件共 4 个，微指令采用水平型格式，后继微指令地址采用断定方式。请问个，微指令采用水平型格式，后继微指令地址采用断定方式。请问:(1)微指令的三个字段分别应为多少位微指令的三个字段分别应为多少位?(2)画出对应这种微指令格式的微程序控制器逻辑框图。画出对应这种微指令格式的微程序控制器逻辑框图。12.今有

41、今有 4 级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时级流水线，分别完成取指、指令译码并取数、运算、送结果四步操作。今假设完成各步操作的时间依次为间依次为 100ns,100ns,80ns,50ns。请问。请问:(1)流水线的操作周期应设计为多少流水线的操作周期应设计为多少?(2)若相邻两条指令发生数据相关，硬件上不采取措施，那么第若相邻两条指令发生数据相关，硬件上不采取措施，那么第 2 条指令要推迟多少时条指令要推迟多少时 间进行间进行?(3)如果在硬件设计上加以改进，至少需推迟多少时间如果在硬件设计上加以改进，至少需推迟多少时间?13.指令流水线有取

42、指指令流水线有取指(IF)、译码、译码(ID)、执行、执行(EX)、访存、访存(MEM)、写回寄存器堆、写回寄存器堆(WB)五个过程段，共有五个过程段，共有 20条指令连续输入此流水线。条指令连续输入此流水线。(1)画出流水处理的时空图，假设时钟周期为画出流水处理的时空图，假设时钟周期为 100ns。(2)求流水线的实际吞吐率求流水线的实际吞吐率(单位时间里执行完毕的指令数单位时间里执行完毕的指令数)。(3)求流水线的加速比求流水线的加速比 14.用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。用时空图法证明流水计算机比非流水计算机具有更高的吞吐率。15.用定量描述法证明流水计算机比非

43、流水计算机具有更高的吞吐率。用定量描述法证明流水计算机比非流水计算机具有更高的吞吐率。16.判断以下三组指令中各存在哪种类型的数据相关。判断以下三组指令中各存在哪种类型的数据相关。(1)I1 LDA R1,A ;M(A)R1,M(A)是存储器单元是存储器单元 I2 ADD R2,R1 ;(R2)十十(R1)R2(2)I3 ADD R3，R4 ;(R3)十十(R4)R3 I4 MUL R4,R5 ;(R4)(R5)R4(3)I5 LDA R6,B ;M(B)R6,M(B)是存储器单元是存储器单元 I6 MUL R6,R7 ;(R6)(R7)R6 17.参考图参考图 5.39 所示的超标量流水线结

44、构模型，现有如下所示的超标量流水线结构模型，现有如下 6 条指令序列条指令序列:I1 LDA Rl,B ;M(B)Rl,M(B)是存储器单元是存储器单元 I2 SUB R2,Rl ;(R2)一一(Rl)R2 I3 MUL R3,R4 ;(R3)(R4)R3 I4 ADD R4,R5 ;(R4)(R5)R4 I5 LAD R6,A ;M(A)R6,M(A)是存储器单元是存储器单元 I6 ADD R6,R7 ;(R6)(R7)R6 请画出请画出:(1)按序发射按序完成各段推进情况图。按序发射按序完成各段推进情况图。(2)按序发射按序完成的流水线时空图。按序发射按序完成的流水线时空图。第六章第六章

45、总线系统总线系统 课后习题课后习题 1.比较单总线、多总线结构的性能特点。比较单总线、多总线结构的性能特点。2.说明总线结构对计算机系统性能的影响。说明总线结构对计算机系统性能的影响。3.用异步通信方式传送字符用异步通信方式传送字符“A”和和“8”，数据有，数据有 7 位，偶校验位，偶校验 1 位，起始位位，起始位 1 位，停止位位，停止位 1 位，请分别画出位，请分别画出波形图。波形图。4.总线上挂两个设备，每个设备能收能发，还能从电气上和总线断开，画出逻辑图，并作简要说明。总线上挂两个设备，每个设备能收能发，还能从电气上和总线断开，画出逻辑图，并作简要说明。5.画出菊花链方式的优先级判决逻

46、辑电路图。画出菊花链方式的优先级判决逻辑电路图。6.画出独立请求方式的优先级判决逻辑电路图。画出独立请求方式的优先级判决逻辑电路图。7.画出分布式仲裁器逻辑电路图。画出分布式仲裁器逻辑电路图。8.同步通信之所以比异步通信具有较高的传输频率，是因为同步通信同步通信之所以比异步通信具有较高的传输频率，是因为同步通信_。A.不需要应答信号不需要应答信号 B.总线长度较短总线长度较短 C.用一个公共时钟信号进行同步用一个公共时钟信号进行同步 D.各部件存取时间比较接近各部件存取时间比较接近 9.在集中式总线仲裁中，在集中式总线仲裁中，_方式响应时间最快，方式响应时间最快，_方式对方式对_最敏感。最敏感

47、。A.菊花链方式菊花链方式 B.独立请求方式独立请求方式 C.电路故障电路故障 D.计数器定时查询方式计数器定时查询方式 10.采用串行接口进行采用串行接口进行 7 位位 ASCII 码传送，带有一位奇校验位、码传送，带有一位奇校验位、1 位起始位和位起始位和 1 位停止位，当波特率为位停止位，当波特率为 9600波特时，字符传送速率为波特时，字符传送速率为 A.960 B.873 C.1371 D.480 11.系统总线中地址线的功能是系统总线中地址线的功能是 A.选择主存单元地址选择主存单元地址 B.选择进行信息传输的设备选择进行信息传输的设备 C.选择外存地址选择外存地址 D.指定主存和

48、指定主存和 I/O 设备接口电路的地址设备接口电路的地址 12.系统总线中控制线的功能是系统总线中控制线的功能是_。A.提供主存、提供主存、I/O 接口设备的控制信号和响应信号接口设备的控制信号和响应信号 B.提供数据信息提供数据信息 C.提供时序信号提供时序信号 D.提供主存、提供主存、I/O 接口设备的响应信号接口设备的响应信号 13.说明存储器总线周期与说明存储器总线周期与 I/O 总线周期的异同点。总线周期的异同点。14.PCI 是一个与处理器无关的是一个与处理器无关的_，它采用，它采用_时序协议和时序协议和_式仲裁策略，并具有式仲裁策略，并具有_能力。能力。A.集中集中 B.自动配置

49、自动配置 C.同步同步 D.高速外围总线高速外围总线 15.PCI 总线的基本传输机制是碎发式传送。利用总线的基本传输机制是碎发式传送。利用_可以实现总线间的可以实现总线间的_传送，使所有的存取都按传送，使所有的存取都按 CPU 的的需要出现在总线上。需要出现在总线上。PCI 允许允许_总线总线_工作。工作。A.桥桥 B.碎发式碎发式 C.并行并行 D.多条多条 16.InfiniBand 是一个高性能的是一个高性能的_标准，数据传输率达标准，数据传输率达_，它可连接，它可连接_台服务器，适合于高成本的台服务器，适合于高成本的_计算计算机的系统。机的系统。AI/O B.30GB/s C.640

50、00 D.较大规模较大规模 17.PCI 总线中三种桥的名称是什么总线中三种桥的名称是什么?它们的功能是什么它们的功能是什么?18.何谓分布式仲裁何谓分布式仲裁?画出逻辑结构示意图进行说明。画出逻辑结构示意图进行说明。19.总线的一次信息传送过程大致分哪几个阶段总线的一次信息传送过程大致分哪几个阶段?若采用同步定时协议，请画出读数据的同步时序图。若采用同步定时协议，请画出读数据的同步时序图。20.某总线在一个总线周期中并行传送某总线在一个总线周期中并行传送 8 个字节的信息，假个字节的信息，假设一个总线周期等于一个总线时钟周期，总线设一个总线周期等于一个总线时钟周期，总线时钟频率为时钟频率为