(2.2)--课程思政案例_9.2常见的触发器.pdf

《(2.2)--课程思政案例_9.2常见的触发器.pdf》由会员分享，可在线阅读，更多相关《(2.2)--课程思政案例_9.2常见的触发器.pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 “课程思政”教学案例 学 院 电气与电子工程学院 课程名称 可编程逻辑器件及应用 授课教师 陈博 授课班级 19电科本1 授课章节 9.2 常见的触发器 课程类别 C.选修课 课程概况 可编程逻辑器件及应用是电子信息科学与技术、电子信息工程专业核心选修课程，主要从数字系统设计和电子设计自动化的角度出发，以Verilog HDL的语法和应用为主线，讲授如何利用硬件逻辑电路实现复杂数字系统的方法。课程的主要内容包括可编程逻辑器件的原理、Verilog数字设计基础、模块化设计和验证、数字系统设计实践等几个部分。课程目标 课程目标包括知识目标、能力目标、情感目标和价值目标四个部分：1、知识目标：了

2、解可编程逻辑器件的基本结构和原理，掌握Verilog HDL的基本语法和编程方式；2、能力目标：培养学生较复杂数字系统的设计能力以及解决问题和创新应用能力；3、情感目标：树立严谨的科学态度和勇于承担的科学素养培养团队协作精神和创新能力，形成良好的学习方法和学习习惯。4、价值目标：弘扬以爱国主义为核心的民族精神，培养学生的家国情怀和工匠精神。思政元素 锁存器和触发器是构成存储器的基本单元，全球每年接近5000千亿美元的元器件产值中，集成电路约占了80%，这其中超过60%被出口到中国。因此，中国人的芯片版图上，存储器必定是最大的一块，没有自己的大型存储器企业就没有芯片自主权。通过以上数据，引导学生

3、思考“中国科技如何应对挑战？中国科技今后如何发展？”等问题，增强学生的爱国热情和大国担当。在讲授锁存器的状态不定时，引入辩证法思想，“祸兮福所依，福兮祸所伏”，当前科学家利用此状态设计了随机数发生器，引导学生多角度看待问题。2 设计思路及育人元素实施案例 1、导入：组合逻辑电路的输出仅仅取决于当前的输入，而时序逻辑电路在某一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。锁存器（触发器）是构成存储器的基本单元，以当前世界上集成电路和存储器的产值数据为例子，引导学生思考“中国科技如何应对挑战？中国科技今后如何发展？”等问题。图 1 集成电路的产值 2、新课讲授：(1)时序逻辑电路设计的

4、要点：时序逻辑电路一般采用行为描述的方式；时序逻辑电路中的触发器一般需要初始化；全局复位或者全局置位的方式分为同步和异步两种；利用行为描述方式描述时序逻辑电路建议采用非阻塞赋值。(2)D 触发器的描述 通过 D 触发器描述的代码讲解，详细分析输出端口的设置技巧；异步复位和异步置位的描述格式；时序逻辑电路代码编写的风格。3 (3)JK 触发器的描述 讨论：有了 D 触发器的描述，那么具有异步复位端口的 JK触发器应该怎么描述呢？可以通过功能来描述：也可以通过特性方程来描述：(4)讨论：如何编写测试平台？时钟信号的产生可以利用 forever 语句，同时复位信号的产生尽量与时钟信号分开。编写完成后

5、的测试波形如下所示：图 2 JK 触发器的测试波形输出(5)锁存器在置位和复位信号同时从有效变为无效的时候，输出将不停发生跳变，导致输出状态不定。这种情况一般要避免，但是我们可以从辩证的角度重新看待，祸兮福所依，福兮祸所伏，状态不定不就是随机输出吗？因此科学家利用锁存器的这个特性，设计了随机数发生器电路。图 3 用于随机数产生的物理不可克隆函数芯片 4 3、练习拓展：请同学们描述一个 T 触发器 4、课堂小结：时序逻辑电路描述的要点以及描述触发器的代码风格，巩固本节所学内容。特色及创新 本案例的特色是在整个课堂教学过程中，从教学目标出发，以知识点为切入，以具有科学思维能力和创新实践能力为目标，深入挖掘课程思政元素；在课堂授课的每个阶段，通过相关思政元素与专业知识的有机融合，让思想政治教育潜移默化地在专业知识的学习中被学生所学习和接受，逐步形成“知识传授、价值塑造、能力培养”三位一体的课程教学模式。本案例的创新之处在于理工专业课程融合新思政，通过集成电路产业的发展现状，让学生了解国家之间的科技软实力直接关系到世界政治经济力量的变化，也决定着各国各民族的前途命运。通过随机数发生器的例子认识辩证思想，扩展学生认识问题的视野。注：表格模板作为参考，可以根据实际需要进行适当调整。