(2.3)--第3章 组合逻辑电路.ppt

《(2.3)--第3章 组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《(2.3)--第3章 组合逻辑电路.ppt（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章第三章 组合逻辑电路组合逻辑电路数字电子技术数字电子技术第第3 3章章 组合逻辑电路组合逻辑电路 3.4 若干常用的组合逻辑功能模块若干常用的组合逻辑功能模块3.1 概述概述3.2 组合逻辑电路的分析与设计组合逻辑电路的分析与设计3.3 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象a1a2any1y2ym组合组合逻辑逻辑电路电路组合逻辑电路组合逻辑电路:某一时刻电路的输出仅取决于该时刻的输入。某一时刻电路的输出仅取决于该时刻的输入。时序逻辑电路时序逻辑电路:某一时刻电路的输出除与该时刻的输入有关某一时刻电路的输出除与该时刻的输入有关 外，还与电路原来的状态有关。外，还与电路

2、原来的状态有关。数字电路数字电路包括：包括：3.1 概述概述3.2 组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法分析组合逻辑电路的步骤：分析组合逻辑电路的步骤：1由逻辑图写输出端的逻辑表达式。由逻辑图写输出端的逻辑表达式。2化简逻辑表达式。化简逻辑表达式。3列真值表。列真值表。4由真值表和逻辑表达式，分析逻辑功能。由真值表和逻辑表达式，分析逻辑功能。分析组合逻辑电路的目的：分析组合逻辑电路的目的：对于给定的电路，确定其逻辑功能。对于给定的电路，确定其逻辑功能。3.2.1 组合逻辑电路的分析组合逻辑电路的分析AB&1&1例例1：分析下图的逻辑功能：分析下图的逻辑功能：解：解：3、逻辑

3、功能：、逻辑功能：同或逻辑电路同或逻辑电路。A B Y 0 0 0 1 1 0 1 1 1 0 0 12、列真值表：、列真值表：1、写逻辑表达式及化简：、写逻辑表达式及化简：例例2：分析下图的逻辑功能：分析下图的逻辑功能：解：解：3、逻辑功能：、逻辑功能：偶校验器偶校验器 A B C L0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 1 1 0 1 0 0 1 2、列真值表：、列真值表：ABLC=1=11、写逻辑表达式及化简：、写逻辑表达式及化简：例例3：分析下图的逻辑功能：分析下图的逻辑功能(上海交大上海交大99年考研题年考研题)：ABS&1CZ1Z2Z

4、3解：解：3、逻辑功能：、逻辑功能：半加器半加器 A B C S0 00 11 01 1 0 0 0 1 0 1 1 02、列真值表：、列真值表：1、写逻辑表达式及化简：、写逻辑表达式及化简：1、设计组合逻辑电路的原则和一般步骤：、设计组合逻辑电路的原则和一般步骤：用功能模块（用功能模块（MSI）设计的原则：）设计的原则：用门电路（用门电路（SSI）设计的原则：）设计的原则：（1 1）门最少。）门最少。（2 2）各门的输入端数目也最少。）各门的输入端数目也最少。（1 1）功能模块个数最少。）功能模块个数最少。（2 2）功能模块连接简单。）功能模块连接简单。设计组合逻辑电路的目的：设计组合逻辑电

5、路的目的：根据提出的逻辑要求，确定满足设计要求的逻辑电路。根据提出的逻辑要求，确定满足设计要求的逻辑电路。3.2.2 组合逻辑电路的设计组合逻辑电路的设计一般步骤：一般步骤：（1 1）逻辑抽象：）逻辑抽象：a)a)分析因果关系分析因果关系:确定输入、输出变量。确定输入、输出变量。b)b)定义逻辑状态定义逻辑状态:确定确定0，1的意义。的意义。c)c)列出真值表。列出真值表。（2 2）写出逻辑函数式。）写出逻辑函数式。（3 3）逻辑函数式化简或变换：）逻辑函数式化简或变换：（4 4）画出电路连接图。）画出电路连接图。SSI:化为最简式、然后变换为适当的形式。化为最简式、然后变换为适当的形式。MS

6、I:变换为适当的变换为适当的MSI形式。形式。例例1 1：裁判判定电路：举重比赛，设有一名主裁判和裁判判定电路：举重比赛，设有一名主裁判和两名副裁判，当主裁判和至少一名副裁判判定合格，两名副裁判，当主裁判和至少一名副裁判判定合格，运动员的动作方为成功。运动员的动作方为成功。解解：（1 1）逻逻辑辑抽抽象象：令令设设A为为主主裁裁判判，B、C为为两两名名副副裁裁判判，判判定定合合格格为为1，不不合合格格为为0。运运动动员员的的动动作作成成功功与与否否用用变变量量F 表表示，成功为示，成功为1，不成功为，不成功为0。列真值表如下：列真值表如下：(2)(2)写出逻辑函数式：写出逻辑函数式：(3)(3

7、)化简：化简：F 00000111A B C 000001010011100101110111(4)(4)画逻辑图：画逻辑图：FBCA&例例2 2：交通信号灯故障检测电路：交通信号灯故障检测电路：正常：红（正常：红（R）、绿（）、绿（G）、绿与黄（）、绿与黄（Y）同时亮）同时亮解：解：(1)(1)逻辑抽象：逻辑抽象：令各灯亮为令各灯亮为1 1，灭为，灭为0 0，出现故障时，出现故障时 输出输出L为为1 1，否则为，否则为0 0。列真值表如下：。列真值表如下：RYG100001 11 1011111 R Y G L 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 0

8、1 0 1 1 1 1 0 1 1 1 1 1(2)(2)写出逻辑函数式：写出逻辑函数式：(3)(3)化简：化简：(4)(4)画逻辑图：画逻辑图：LRGY1&1&1&11YGRL1&111YRGL例例3：有一个水塔，由大小两个水泵供水。水位高于：有一个水塔，由大小两个水泵供水。水位高于C时不供水，水位低于时不供水，水位低于C时由小水泵单独供水；水位低时由小水泵单独供水；水位低于于B时，时，由大水泵单独供水；水位低于由大水泵单独供水；水位低于A时，由两时，由两个水泵同时供水，试设计一个水泵的控制电路个水泵同时供水，试设计一个水泵的控制电路。解：解：(1)(1)逻辑抽象：逻辑抽象：设大电机为设大电

9、机为L，小电机为，小电机为S，取值为，取值为1表示工作，为表示工作，为0表示停止。三个限位为表示停止。三个限位为A、B和和C，取值，取值为为1表示水位低于表示水位低于A、B和和C点，列出真值表点，列出真值表 ABCSL00000101111100100111(2)(2)写出逻辑函数式：写出逻辑函数式：(3)(3)化简：化简：ABC10000111101x1xxxABC10000111101x1xxx(4)(4)画逻辑图：画逻辑图：LABC 11&S3.3 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象一、竞争一、竞争-冒险及其成因：冒险及其成因：竞争竞争-冒险：冒险：一个组合电路从

10、不同输入端输入信号时，一个组合电路从不同输入端输入信号时，由于信号传输路径不同而导致传输时间上略有差异，由于信号传输路径不同而导致传输时间上略有差异，从而在电路输出端可能产生尖峰脉冲的现象。从而在电路输出端可能产生尖峰脉冲的现象。二、检查竞争二、检查竞争-冒险现象的方法：冒险现象的方法：2mA&11112n+12mA111112n+1例：例：A&1&1BCYB111&ACY三、消除竞争三、消除竞争-冒险现象的方法：冒险现象的方法：1.1.引入封锁脉冲：引入封锁脉冲：2.2.引入选通脉冲：引入选通脉冲：3.3.接入滤波电容：接入滤波电容：4.4.修改逻辑设计：修改逻辑设计：例：例：解：解：A&1

11、&1CBY&例：例：解：解：A&1&1BCY&一、编码器的定义和功能：一、编码器的定义和功能：14线线-2线编码器：线编码器：I0 I1 I2 I3 Y1 Y0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 0 1 1&1111&1 1I0I1I2I3Y1Y03.4.1 编码器编码器 3.4 若干常用的组合逻辑电路功能模块若干常用的组合逻辑电路功能模块 2键盘输入键盘输入8421BCD码编码器：码编码器：S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0

12、1 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 13、优先编码器：、优先编码器：前面的编码器在两个键同时按的时

13、候，会出现逻辑前面的编码器在两个键同时按的时候，会出现逻辑混乱，故需要设计一种具有优先功能的编码器。混乱，故需要设计一种具有优先功能的编码器。二、集成电路编码器：二、集成电路编码器：1、8线线-3线优先线优先 编码器编码器74148：1 x x x x x x x x 1 1 1 1 10 x x x x x x x 0 0 0 0 0 10 x x x x x x 0 1 0 0 1 0 10 x x x x x 0 1 1 0 1 0 0 10 x x x x 0 1 1 1 0 1 1 0 10 x x x 0 1 1 1 1 1 0 0 0 10 x x 0 1 1 1 1 1 1 0

14、 1 0 10 x 0 1 1 1 1 1 1 1 1 0 0 10 0 1 1 1 1 1 1 1 1 1 1 0 10 1 1 1 1 1 1 1 1 1 1 1 1 0输入、输出、功能端都为低电平有效输入、输出、功能端都为低电平有效 -使能输入端使能输入端 -使能输出端使能输出端 -工作标志端工作标志端扩展：扩展：例：用两片例：用两片74148组成一个组成一个16线线-4线优先编码器：线优先编码器：3.4.2 译码器译码器一、译码器的定义与功能：一、译码器的定义与功能：二进制译码器：二进制译码器：1 x x0 0 00 0 10 1 00 1 11 1 1 11 1 1 01 1 0 1

15、1 0 1 10 1 1 1AB二、集成电路译码器：二、集成电路译码器：1、74138集成译码器：集成译码器：A0A1A2A2A1A0 S1 S2 S3A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 1 0 1 1 1 1 0 0 1 0 0 1 1 1 0 1 1 1

16、 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 174138功能表：功能表：数据分配器：数据分配器：扩展：扩展：Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2S1S2S374138(1)Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2 S1S2S374138(2)A0 A1 A2 A31例例1：用：用74LS138实现前面的举重裁判判定电路的功能：实现前面的举重裁判判定电路的功能：应用：应用：解：由以前分析解：由以前分析,举重裁判判定电路的逻辑表达式为举重裁判判定电路的逻辑表达式

17、为:而而74LS138在正常工作下面在正常工作下面,各输出端为各输出端为:故当故当74LS138的地址端的地址端A2A1A0 分别接三个裁判分别接三个裁判CBA时时&LY0Y1Y2Y3Y4Y5Y6Y7A2A1A0S1S2S3741381CBA2.码制变换译码器：码制变换译码器：7442二二-十进制译码器十进制译码器A3 A2 A1 A00 0 0 01 1 1 1 1 1 1 1 1 0 0 0 0 11 1 1 1 1 1 1 1 0 1 0 0 1 01 1 1 1 1 1 1 0 1 1 0 0 1 11 1 1 1 1 1 0 1 1 1 0 1 0 01 1 1 1 1 0 1 1

18、1 1 0 1 0 11 1 1 1 0 1 1 1 1 1 0 1 1 01 1 1 0 1 1 1 1 1 1 0 1 1 11 1 0 1 1 1 1 1 1 1 1 0 0 01 0 1 1 1 1 1 1 1 1 1 0 0 10 1 1 1 1 1 1 1 1 17442功能表：功能表：3、显示译码器：、显示译码器：数码显示器件：数码显示器件：按材料：按材料：半导体、荧光、气体放电、液晶数码管半导体、荧光、气体放电、液晶数码管 按形状：按形状：字形式、分段式、点阵式字形式、分段式、点阵式 二二-十进十进制编码制编码显显 示示译码器译码器显示显示器件器件abcdefgS分段式分段式:

19、共阴型共阴型共阳型共阳型abcdefgS数码显示实物图数码显示实物图1.逻辑抽象：逻辑抽象：输入：输入：BCD码码DCBA输出：共阴型七段码输出：共阴型七段码驱动信号，驱动信号，1为高，为高，0为低。为低。真值表如右：真值表如右：2.写出逻辑函数式：写出逻辑函数式：3.化简逻辑函数：化简逻辑函数：BADC0000010111111010 x1x1x11x1x1x0001BADC0000010111111010 x1x1x11x1x1x0110BADC0000010111111010 x0 x1x10 x1x1x1001BADC0000010111111010 x0 x1x10 x1x0 x10

20、00BADC0000010111111010 x0 x1x01x1x0 x1011BADC0000010111111010 x0 x0 x11x1x1x1011BADC0000010111111010 x1x1x01x1x1x11114.画逻辑图：画逻辑图：aABCDbcdefg 7448七七段段码码译译码码器器的的电电路路结结构构及及原原理理与与此此相相近近，增增加了几个功能端。输出高电平有效：加了几个功能端。输出高电平有效：灭灯输入灭灯输入BI/RBO：输入输入/输出端，当为输出端，当为0时，无论其他时，无论其他输入为什么状态，输入为什么状态，ag=0，各段字型熄灭。当悬空时，各段字型熄灭

21、。当悬空时，则作为灭零指示输出端。则作为灭零指示输出端。灯测试输入端灯测试输入端LT：在在BI/RBO悬空时，悬空时，LT=0，无论其他无论其他输入为什么状态，输入为什么状态，ag=1，即数码管七段都显示。即数码管七段都显示。灭零输入灭零输入RBI：在在BI/RBO悬空且悬空且LT=1时，时，RBI=0，当输当输入入0000时，时，ag=0，各段字型熄灭，同时，各段字型熄灭，同时，RBO=0。7448功能表：功能表：例：例：BCD七段字符译码显示电路七段字符译码显示电路图图3.3.9 7448驱动驱动BS201A（a）接线图）接线图 （b）七段显示字型）七段显示字型数码显示电路数码显示电路译码

22、驱动电路译码驱动电路例：例：利用利用 和和 的配合，实现多位显示系统的灭零控制的配合，实现多位显示系统的灭零控制:n整数部分：最高位是整数部分：最高位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为次作为次高位的高位的 输入信号输入信号n小数部分：最低位是小数部分：最低位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为次作为次低位的低位的 输入信号输入信号3.4.3 数据选择器数据选择器 一、数据选择器的定义与功能：一、数据选择器的定义与功能：E S1S0Y 1 0 0 0 0 x x 0 0 0 1 1 0 1 1 0 D0 D1 D2 D3S1S0E二、集成电路数据选择器：二、集成电路

23、数据选择器：1、74151集成电路集成电路数据选择器的功能：数据选择器的功能：SA2A1A0 YY 1 0 0 0 0 0 0 0 0 x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 D0 D1 D2 D3 D4 D5 D6 D7 扩展：扩展：用双四选一用双四选一用双四选一MUX74153MUX74153MUX74153扩展为八选一扩展为八选一扩展为八选一MUXMUXMUXY174LS153S D0D1D2D3S D0D1D2D3A1A0A1A0Y1Y2D0D1D2D3D4D5D6D7A21四选一扩展为十六选一四选一扩展为十六

24、选一12、应用：、应用：产生逻辑函数：产生逻辑函数：例：用八选一数据选择器产生三变量逻辑函数：例：用八选一数据选择器产生三变量逻辑函数：解：解：D0D1D2D3D4D5D6D7SA2A1A0741510XYZ01例：用八选一数据选择器产生四变量逻辑函数：例：用八选一数据选择器产生四变量逻辑函数：解：解：D0D1D2D3D4D5D6D7EA2A1A074LS1510ABC0D13.4.4 数值比较器数值比较器 一、数值比较器的定义及功能：一、数值比较器的定义及功能：1、一位数值比较器：、一位数值比较器：2、多位数值比较器：、多位数值比较器：A B F0 F1 F2A=B 0 0 1 0 01 1

25、1 0 0AB 1 00 1 0AB 0 1 0 0 1二、集成数值比较器：二、集成数值比较器：集成数值比较器集成数值比较器7485:扩展：扩展：串行扩展：串行扩展：并行扩展：并行扩展：3.4.5 算术运算电路算术运算电路 一、一位加法器：一、一位加法器：1、半加器：、半加器：ABSC=1&ABSC A BC S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 02、全加器：、全加器：AiBiCi-110000111101111AiBiCi-1100001 11101111Ai Bi Ci-1 CiSi0 0 00 00 0 10 10 1 00 10 1 11 01 0 00 1

26、1 0 11 01 1 01 01 1 11 1二、多位加法器：二、多位加法器：1、串行进位加法器：、串行进位加法器：2、超前进位集成、超前进位集成4位加法器位加法器74283：为扩充相加数的位数，可将多片低位加法器级联。为扩充相加数的位数，可将多片低位加法器级联。例：例：4片片74283级联成级联成16位二进制加法电路的电路为：位二进制加法电路的电路为：图图3.3.30 74283级联成级联成16位二进制加法电路位二进制加法电路例例1：用用74LS283设计一个把设计一个把4位位8421BCD码转化为码转化为余余3码电路。码电路。例例2：用两片用两片74LS283设计一个一位设计一个一位8421BCD码十进制加法电路。码十进制加法电路。(浙工大考研题浙工大考研题)三、减法器：三、减法器：可以专门设计，也可以用加法器实现。可以专门设计，也可以用加法器实现。