fpga开发板使用教程之在K7上用Ibert实现基本的GTX测试.docx

《fpga开发板使用教程之在K7上用Ibert实现基本的GTX测试.docx》由会员分享，可在线阅读，更多相关《fpga开发板使用教程之在K7上用Ibert实现基本的GTX测试.docx（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、fpga开发板使用教程之在K7上用Ibert实现基本的GTX测试GTX、GTH等具体是什么就不多介绍了，网上有很多。写这个的目的，就是 当收到FPGA板卡后,要判断本板的高速串行总线是否能够应用，那就需要做基 本的功能测试。我们可以用xilinx提供的ibert进行测试，而且基本上可以达 到不用敲代码就可以完成测试的目的。下面按步骤，一步一步实现。重点的地方我会标注出来。(1)新建工程，只需选择好与板卡对应的FPGA型号即可，无须添加任何 文件。(2)添加 ibert IP。IP Catalog xCores | InterfacesNameBasic ElementsCommunicatio

2、n & Networking7Debug & VerificationDebugV Debug Bridge中旧ERT 7 Series GTX |中 ILA (Integrated Logic Analyzer)V JTAG to AXI Master(3)配置IP：这里我们先只配置一个quad,也就是测试一个quad,速度是1G的速度， 也就是千兆网的速度。这里是8b/10b编码。因此实际1000Mbps x10/8=1. 25Gbpso参考时钟这里,你要看你的硬件上是接的多少M的时钟。也就 是MGT的refclk引脚上，并注意是哪个quad。在我的电路中，我的125MHz的差分时钟是接到

3、了 MGTREFCLK1P 115和 MGTREFCLK1N_115 上。这里需要注意的是：参考时钟频率和GTX的传输速率的关系。虽然在内部 是通过PLL倍频上去的，但是，基本时钟频率是要匹配才行。比如125MHz, 10 倍频就可以达到L25GHz。如果55MHz参考时钟，倍到L25GHz,就不行了。假若是10GHz的速度，因为10GHz就是64b/66b的编码，实际速度是： 10000 x 66/64=10.3125G bps。这时用156. 25MHz的时钟就比较合适(156. 25MHzx66=10. 3125GHz) 如果其他频率的,存在小数倍频,那就不行 了，pll很难锁定。因为我

4、这里选的速度是1.25GHz,那后面的Quad PLL就不能选择，否则提 示错误。1. 25GHz频率低于Quad PLL的范围。因此，这里不选中Quad PLL,默 认采用CPLLoIMRT7 SerwtGTXp.O)IBo*(o 4RXNJPOJRXPJ3O)TXN_0P5GTPCLKD_(QO|TXP_q30JGIREFCUd _(O 0 RWOUTCLK_D(4)这部分就是要选择你要测哪个quad以及对应的时钟。我这里测H5哪个quand,参考时钟前面已经说了是在MGTREFCLK1P_115 和MGTREFCLK1NJ15上，所以做如下选择：Component Name igV7ws

5、_g_0Ptolocol DefinitionPfotocol SelectionClock SettingsPlease select Protocol-Quad comtxnabonCTY 1QUAD.115Custom 1 /1 25 GbpsMGTREFCLK1 115Channel 0QUAD.116None.NonewQUAD.J17NoneNoneQUAD.J18NoneNone(5)在clock setting里,是设置ibert内部逻辑使用的时钟，这里可以 用从其他bank引入的时钻，也可以直接用前面的quad时钟。现在为了简单， 直接使用前面的115上的时钟。Compone

6、m! Name it)rL7senes_ot_OPfotocxri DefbtuQisflock Sefflng,RXOUTCLK ProOeAdd RXOUTCLK ProgsClock TyxAstern ClockQ StsntftfdQUAD 115 1P Package Pin UNASSIGNEDN Pdckage PmUNASSIGNEDFreguenotMHz)125 000至此，点击“OK”产生ibert IPo(6)在刚才生成的ibert IP上右键，选择：Open IP Example Design。 又会重新打开一个Viv理o,然后生成一个新的工程。在这个工程里，你可以不 做任何更改。当然，你可以在顶层文件中加入一些其他逻辑，比如控制你的晶 振、指示灯等(7)在(6)的工程里里直接生成bit文件，先后下载到FPGA板卡上。(8)下载完后，会点击create linkso添加通道：选择回环：(9)连接建立如下，误码率比较高，复位一下就可以了：(10)这里可以选择回环模式。如果只是在本板测试的话，就只能是near 端回环了。(11)在这里显示not locked,是因为我们前面没有用quad plL而用了 cpll,不影响传输。(12)还可以看眼图，在对应通道上右击，选择create scan：