数字系统设计综合教程-习题及答案ch06.docx

《数字系统设计综合教程-习题及答案ch06.docx》由会员分享，可在线阅读，更多相关《数字系统设计综合教程-习题及答案ch06.docx（2页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章综合设计实例一、基本DDS结构的常用参量有哪些。1 .DDS的输出频率font由以上原理推导的公式中可以得出输出频率为/out -式中，M为频率输入字，它与系统时钟频率成正比；fcLK为系统基准时钟的频率值；N 为相位累加器的数据宽度，也是频率输入字的数据位宽和相位偏移的数据位宽。2 .DDS的频率分辨率DDS的频率分辨率Nf也即频率最小步进值(M=l时)，可用频率输入值步进一个最小间 隔对应的频率输出变化量来衡量。二、请阐述数字化语音存储与回放系统的原理。数字化语音存储与回放系统完成将语音信号转换为电信号，经放大、滤波处理后，通过 AD转换器转换为数字信号，再将数字化的语音信号存放到大

2、容量存储器中；回放时，将数 字化的语音信号经D/A转换器转化成模拟信号，经滤波、放大后驱动扬声器发出声音。从 硬件电路角度，该系统由模拟滤波放大电路、A/D转换电路、大容量SRAM和D/A转换电 路等构成。其中，A/D、D/A转换电路采用C8051F360内置的A/D、D/A转换器，大容量 SRAM采用EZ-007模块提供的512KB存储器，同时使用EZ-003模块实现人机对话。需要 指出的是，C8051F360中A/D转换器的模拟量输入需设定为单通道输入方式P2.0引脚为模 拟输入引脚，且输入模拟信号控制在。3V范围内；D/A转换器的输出通过DA0(P0.4)引脚 输出，通过IkQ采样电阻将

3、输出电流量转换为电压量，再通过滤波、放大，功放驱动扬声 器，使用前必须对P0 口进行相关编程。三、由FPGA设计的数据采集、存储控制电路的原理框图如图6-12所示，主要 包括几个模块。高速双端口 RAM模块。作为缓存，一侧端口存储AD转换器产生的数据，另一侧 端口向单片机传输数据。地址锁存器模块。为节省引脚，C8051F360工作于地址/数据总线复用模式，地址锁 存器模块完成从单片机的地址/数据总线上分离出低8位地址信息，类似于74HC373或 74HC573 功能。分频电路模块。将有源晶振产生的时钟信号分频得到12.5MHz的A/D时钟信号。地址计数器模块。产生存储AID转换数据的地址信号。

4、为了连续采集256点数据， 将地址计数器模块设计成一个256进制加1计数器。计数器由START信号控制，当START 信号为低电平时，地址计数器清0;当START信号变为高电平时，地址计数器在时钟信号 作用下从0开始进行加1计数，计到255时停止计数，并发出EOC信号（由高电平变为低电 平）。四、请写出进行一次数据采集的过程。进行一次数据采集的过程为：单片机发出START信号（负脉冲），地址计数器从。开始 计数，在计数过程中，A/D转换数据被存入高速双端口 RAM。当计数器计到255时停止计 数，发出EOC信号作为单片机的外部中断信号，单片机通过执行中断服务程序从高速双端 口 RAM中读入数据。整个数据采集过程的时序关系如图6-13所示。START引起中断EOC厂采集256点数据“7成批读入数据图643整个数据采集过程的时序关系五、利用DDS原理构建的信号发生器，具有哪些特点。利用DDS原理构建的信号发生器，具有以下特点：DDS的频率分辨率在相位累加器的 位数N足够大时，理论上可以获得相应的分辨精度，这是传统方法难以实现的；DDS是一 个全数字结构的开环系统，无反馈环节，因此其速度极快，一般在纳秒量级；DDS的相位 误差主要依赖于时钟的相位特性，相位误差小；DDS的相位是连续变化的，形成的信号具 有良好的频谱，传统的直接频率合成方法无法实现。