时序逻辑电路分析与设计 (II).ppt

《时序逻辑电路分析与设计 (II).ppt》由会员分享，可在线阅读，更多相关《时序逻辑电路分析与设计 (II).ppt（34页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、时序逻辑电路分析与设计(II)孙卫强2/34内容提要o时序逻辑电路的分类o时序电路的分析方法n同步时序电路的分析方法n异步时序电路的分析方法o常用的时序逻辑电路n计数器n寄存器和移位寄存器n序列脉冲发生器n序列信号发生器o时序逻辑电路的设计方法n同步时序电路设计n异步时序电路设计3/34计数器(Counters)o用基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器(9-2)n加法/减法计数器(9-3)o集成触发器n集成异步4比特二进制计数器n集成同步4比特二进制计数器o集成触发器的级联4/34用分立元件构成的计数器2bit异步计数器，0-3计数3bit异步计数器，0-7计数简单

2、的计数器，完成2N个状态的循环计数其中N为计数器中触发器的数量。5/34希望得到非2N个状态的计数器时CLR：异步复位端，可以不受时钟限制，异步地将触发器复位（清零）6/34希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始7/34希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始8/34希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始9/34希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始10/34希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始11/34希望得到非2N个状态的计数器时电路从000

3、0(Q3Q2Q1Q0)开始010100 0 0当计数到1010时，所有触发器被复位。12/34希望得到非2N个状态的计数器时电路从0000(Q3Q2Q1Q0)开始0000当计数到1010时，所有触发器被复位。13/34希望得到非2N个状态的计数器时复位信号把所有触发器清零，计数器重新从0000开始计数。1001毛刺,14/34另一个截断(Truncated)的计数序列异步的模12计数器任意小于16进制的异步计数器如何得到？15/34计数器(Counters)o用基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器同步计数器(9-2)n加法/减法计数器(9-3)o集成触发器n集成异步

4、4比特二进制计数器n集成同步4比特二进制计数器o集成触发器的级联16/34同步计数器 分析方法I17/34同步计数器写出激励方程写出次态方程写出输出方程得到状态转移表画出状态转移图画出时序图J0=1K01J1=Q0K1Q0Q0N+1=Q0Q1N+1=Q0Q1+Q0Q1Q1Q0Q1N+1Q0N+18/34更加复杂的同步计数器每来一个时钟翻一次Q0翻到1翻一次Q0Q1均翻到1翻一次Q0Q1Q2均翻到1翻一次请注意和二进制加法的关系！把一个四位二进制数每次加1，则：末位（最低位）每次都翻转高位只有在低位全为1时，才翻转思考：用相同的思路如何得到同步减法计数器？19/34计数器(Counters)o用

5、基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器(9-2)n加法加法/减法计数器减法计数器(9-3)o集成触发器n集成异步4比特二进制计数器n集成同步4比特二进制计数器o集成触发器的级联20/34加法/减法计数器由输入来控制计数器向上/向下计数，即加法/减法计数。21/34计数器(Counters)o用基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器(9-2)n加法/减法计数器(9-3)o集成触发器n集成异步集成异步4比特二进制计数器比特二进制计数器n集成同步4比特二进制计数器o集成触发器的级联22/34集成异步4bit二进制计数器74LS93ACTR:Coun

6、ter DIV 16:Divided by 16A Divided by 16 Counter74LS93A23/34集成异步4bit二进制计数器74LS93A异步10进制 减法计数器异步12进制减法计数器24/34计数器(Counters)o用基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器(9-2)n加法/减法计数器(9-3)o集成触发器n集成异步4比特二进制计数器n集成同步集成同步4比特计数器比特计数器o集成触发器的级联25/34集成4bit同步计数器74HC163(二进制)/74HC160(十进制)74HC16374HC26/34集成4bit同步计数器74HC163(二

7、进制)/74HC160(十进制)异步清零输入数据装载输入计数使能端TRipple Carry Out,级联进位输出计数使能端P74HC160十进制加法计数器当且仅当计数值为10，并且ENT为1时RCO为1。28/34集成4bit同步计数器的数据装载过程ENPENT信号有效（低电平），则数据被装载入触发器。11111注意，数据装载时钟同步，与的异步复位不同。29/34计数器(Counters)o用基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器(9-2)n加法/减法计数器(9-3)o集成触发器n集成异步4比特二进制计数器n集成同步4比特计数器o集成触发器的级联集成触发器的级联30

8、/34计数器的级联用两个十进制计数器级联构成一个100进制的计数器前一个计数器的进位输出TC接到后一个计数器的CTEN总的计数值是每个计数器计数值的乘积31/34集成计数器的级联1MHz100KHz10KH32/34集成触发器的级联用数据装载实现任意进制的计数器1计数范围：(63C0)16(FFFF)1640000进制计数器33/34计数器(Counters)o用基本逻辑门和触发器构成的计数器n异步计数器(9-1)n同步计数器(9-2)n加法/减法计数器(9-3)o集成触发器n集成异步4比特二进制计数器n集成同步4比特计数器o集成计数器的级联34/34作业o18，19，24，26，31，35，42，43，54