02325计算机系统结构复习资料备课讲稿.pdf

《02325计算机系统结构复习资料备课讲稿.pdf》由会员分享，可在线阅读，更多相关《02325计算机系统结构复习资料备课讲稿.pdf（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流第一章计算机系统结构的基本概念从处理数据的角度看，并行级别有位串字串， 位并字串，位片串字并，全并行。位串字串和位并字串基本上构成了SIMD 。位片串字并的例子有：相联处理机STARAN，MPP。全并行的例子有：阵列处理机ILLIAC IV。从加工信息的角度看，并行级别有存储器操作并行，处理器操作步骤并行，处理器操作并行，指令、任务、作业并行。存储器操作并行是指可以在一个存储周期内并行读出多个CPU 字的，采用单体多字、多体单字或多体多字的交叉访问主存系统，进而采用按内容访问方式，位片串字并或全并行方式，在一个主存周期内实现对存储器中大

2、量字的高速并行操作。例子有并行存储器系统，以相联存储器为核心构成的相联处理机。处理器操作步骤并行是指在并行性概念中引入时间因素，让多个处理过程在时间上错开，轮流重复地执行使用同一套设备的各个部分，加快硬件周转来赢得速度。例子有流水线处理机。处理器操作并行是指一个指令部件同时控制多个处理单元，实现一条指令对多个数据的操作。擅长对向量、数组进行处理。例子有阵列处理机。指令、任务、作业并行是指多个独立的处理机分别执行各自的指令、任务、作业。例子有多处理机，计算机网络，分布处理系统。并行性的开发途径有时间重叠(Time Interleaving)，资源重复(Resource Replication)，

3、 资 源 共 享(Resource Sharing)。时间重叠是指在并行性概念中引入时间因素，让多个处理过程在时间上错开，轮流重复地执行使用同一套设备的各个部分，加快硬件周转来赢得速度。例子有流水线处理机。资源重复是指一个指令部件同时控制多个处理单元，实现一条指令对多个数据的操作。例子有阵列处理机，相联处理机。资源共享是指用软件方法让多个用户按一定时间顺序轮流使用同一套资源以提高资源的利用率，从而提高系统性能。例子有多处理机，计算机网络，分布处理系统。 SISD:一个指令部件控制一个操作部件，实现一条指令对一个数据的操作。例子有传统的单处理机 SIMD:一个指令部件同时控制多个处理单元，实现一

4、条指令对多个数据的操作。例子有阵列处理机，相联处理机。 MIMD:多个独立的处理机分别执行各自的指令、 任务、作业， 实现指令、任务、作业并行的多机系统，是多个 SISD 的集合，也称多倍 SISD 系统 (MSISD)。例子有多处理机，计算机网络，分布处理系统。exercises: 1. 有一台经解释实现的计算机，可以按功能划分成4 级，每一级为了执行一条指令，需要下一级的N 条指令来解释。如果执行第1 级的一条指令要Kns 时间，那么执行第2、第3 和第 4 级的一条指令各需要用多少时间？解答：执行第 2、第 3 和第4 级的一条指令各需要KNns 、KN2ns 、KN3ns 的时间。1.

5、 有一个计算机系统可按功能分成 4 级，每级的指令互不相同，每一级的指令都比其下一级的指令在效能上强M倍，即第 i 级的一条指令能完成第i-1级的 M条指令的计算量。现若需第 i 级的 N 条指令解释第 i+1级的一条指令， 而有一段第 1 级的程序需要运行Ks，问在第 2、3 和 4 级上一段等效程序各需要运行多长时间？答：第 2 级上等效程序需运行： (N/M)*Ks。第 3 级上等效程序需运行：(N/M)*(N/M)*Ks。 第 4 级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ks。note: 由题意可知：第i 级的一条指令能完成第i-1级的 M条指令的计算量。而现在第 i级

6、有 N 条指令解释第i+1级的一条指令，那么，我们就可以用N/M 来表示N/M 表示第i+1级需 (N/M)条指令来完成第i 级的计算量。所以，当有一段第1 级的程序需要运行 Ks 时，在第2 级就需要(N/M)Ks，以此类推2. 硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。答：软件和硬件在逻辑功能上是等效的，原理上，软件的功精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只

7、供学习与交流能可用硬件或固件完成，硬件的功能也可用软件模拟完成。但是实现的性能价格比，实现的难易程序不同。在 DOS 操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在汉卡（硬件）上，而随着 CPU、硬盘、内存技术的不断发展， UCDOS把汉字系统的所有组成部份做成一个软件。3. 试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与影响。答：计算机系统结构、计算机组成、计算机实现互不相同，但又相互影响。（1）计算机的系统结构相同，但可采用不同的组成。如 IBM370系列有 115 、 125 、135 、158 、168等由低档到高档的多种型号机器。从汇

8、编语言、机器语言程序设计者看到的概念性结构相同，均是由中央处理机/ 主存，通道、设备控制器，外设4 级构成。其中，中央处理机都有相同的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进行，在高档机上采用重叠、流水或其它并行处理方式。（2）相同的组成可有多种不同的实现。如主存器件可用双极型的，也可用MOS 型的；可用VLSI单片，也可用多片小规模集成电路组搭。（3）计算机的系统结构不同，会使采用的组成技术不同，反之组成也会影响结构。如为实现A:=B+CD:=E*F,可采用面向寄存器的系统结构，也可采用面向主存的三地址寻址方式的系统结构。要提高运行速度，可让相加与相乘并行，为此这两种

9、结构在组成上都要求设置独立的加法器和乘法器。但对面向寄存器的系统结构还要求寄存器能同时被访问，而对面向主存的三地址寻址方式的系统结构并无此要求，倒是要求能同时形成多个访存操作数地址和能同时访存。又如微程序控制是组成影响结构的典型。通过改变控制存储器中的微程序，就可改变系统的机器指令，改变结构。如果没有组成技术的进步，结构的进展是不可能的。综上所述，系统结构的设计必须结合应用考虑，为软件和算法的实现提供更多更好的支持，同时要考虑可能采用和准备采用的组成技术。应避免过多地或不合理地限制各种组成、实现技术的采用和发展，尽量做到既能方便地在低档机上用简单便宜的组成实现，又能在高档机上用复杂较贵的组成实

10、现，这样，结构才有生命力； 组成设计上面决定于结构，下面受限于实现技术。然而，它可与实现折衷权衡。例如，为达到速度要求，可用简单的组成但却是复杂的实现技术，也可用复杂的组成但却是一般速度的实现技术。前者要求高性能的器件，后者可能造成组成设计复杂化和更多地采用专用芯片。组成和实现的权衡取决于性能价格比等因素；结构、组成和实现所包含的具体内容随不同时期及不同的计算机系统会有差异。软件的硬化和硬件的软件都反映了这一事实。VLSI的发展更使结构组成和实现融为一体，难以分开。4. 什么是透明性概念？对计算机系统结构，下列哪些是透明的？哪些是不透明的？存储器的模m交叉存取；浮点数据表示； I/O系统是采用

11、通道方式还是外围处理机方式；数据总线宽度；字符行运算指令；阵列运算部件；通道是采用 结 合 型 还 是 独 立 型 ；PDP-11系列的单总线结构；访问方式保护；程序性中断；串行、重叠还是流水控制方式；堆栈指令；存储器最小编址单位； Cache 存储器。答：透明指的是客观存在的事物或属性从某个角度看不到。透明的有： 存储器的模m交叉存取；数据总线宽度；阵列运算部件；通道是采用结合型还是独立型；PDP-11系列的单总线结构串行、重叠还是流水控制方式；Cache存储器。不透明的有： 浮点数据表示；I/O系统是采用通道方式还是外围处理机方式；字符行运算指令；访问方式保护；程序性中断；堆栈指令； 存储

12、器最小编址单位。5. 从机器（汇编）语言程序员看，以下哪些是透明的？指令地址寄存器； 指令缓冲器；时标发生器；条件寄存器；乘法器；主存地址寄存器；磁盘外设；先行进位链；移位器；通用寄存器；中断字寄存器。答：透明的有：指令缓冲器、精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流时标发生器、乘法器、先进先出链、移位器、主存地址寄存器。6. 下列哪些对系统程序员是透明的？哪些对应用程序员是透明

13、的？系列机各档不同的数据通路宽度；虚拟存储器； Cache 存储器；程序状态字； “ 启动 I/O ”指令； “ 执行” 指令；指令缓冲寄存器。答：对系统程序员透明的有：系列机各档不同的数据通路宽度；Cache 存储器； 指令缓冲寄存器；对应用程序员透明的有：系列机各档不同的数据通路宽度；Cache 存储器； 指令缓冲寄存器；虚拟存储器；程序状态字； “ 启动 I/O ”指令。note:系列机各档不同的数据通路宽度、 Cache存贮器、 指令缓冲寄存器属于计算机组成，对系统和程序员和应用程序员都是透明的。虚拟存贮器、程序状态字、“ 启动 I/O ”指令， 对系统程序员是不透明的，而对应用程序员

14、却是透明的。“ 执行 ” 指令则对系统程序员和应用程序员都是不透明的。7. 想在系列机中发展一种新型号机器，你认为下列哪些设想是可以考虑的，哪些则不行的？为什么？新增加字符数据类型和若干条字符处理指令，以支持事务处理程序的编译。（ 2）为增强中断处理功能，将中断分级由原来的4 级增加到 5 级，并重新调整中断响应的优先次序。（3）在 CPU 和主存之间增设Cache 存储器， 以克服因主存访问速率过低而造成的系统性能瓶颈。（4）为解决计算误差较大，将机器中浮点数的下溢处理方法由原来的恒置“1” 法，改为用 ROM 存取下溢处理结果的查表舍入法。（5）为增加寻址灵活性和减少平均指令字长，将原等长

15、操作码指令改为有3 类不同码长的扩展操作码；将源操作数寻址方式由操作码指明改成如VAX-11那种设寻址方式位字段指明。（6）将 CPU 与主存间的数据通路宽度由16位扩展成32位，以加快主机内部信息的传送。（7）为减少公用总路线的使用冲突，将单总线改为双总线。（8）把原0 号通用寄存器改作堆栈指示器。答 ： 可 以 考 虑 的 有 ：1,3,4,6,7。不可以考虑的有： 2,5,8。原则是看改进后能否保持软件的可移植性。 P.S.为了能使软件长期稳定，就要在相当长的时期里保证系统结构基本不变，因此在确定系列结构时要非常慎重。其中最主要是确定好系列机的指令系统、数据表示及概念性结构。既要考虑满足

16、应用的各种需要和发展，又要考虑能方便地采用从低速到高速的各种组成的实现技术，即使用复杂、昂贵的组成实现时，也还能充分发挥该实现方法所带来的好处。8. 并行处理计算机除分布处理、MPP和机群系统外，有哪4 种基本结构？列举它们各自要解决的主要问题。答：除了分布处理，MPP和机群系统外，并行处理计算机按其基本结构特征可分为流水线计算机，阵列处理机，多处理机和数据流计算机四种不同的结构。流水线计算机主要通过时间重叠，让多个部件在时间上交划重叠地并行招待运算和处理，以实现时间上的并行。它主要应解决：拥塞控制，冲突防止，流水线调度等问题。阵列处理机主要通过资源重复实现空间上的并行。它主要应解决：处理单元

17、灵活、规律的互连模式和互连网络设计，数据在存储器中的分布算法等问题。多处理机主要通过资源共享，让一组计算机在统一的操作系统全盘控制下，实现软件和硬件各级上的相互作用，达到时间和空间上的异步并行。它主要应解决：处理机间互连等硬件结构，进程间的同上步和通讯，多处理机调度等问题。数据流计算机设有共享变量的概念，指令执行顺序只受指令中数据的相关性制约。数据是以表示某一操作数或参数已准备就绪的数据令牌直接在指令之间传递。它主要应解决：研究合适的硬件组织和结构，高效执行的数据流语言等问题。9. 计算机系统的3T 性能目标是什么？精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢

18、迎下载 名师归纳 - - - - - - - - - -第 3 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流答：计算机系统的3T 性能目标 是1TFLOPS计 算 能力 ,1TBYTE主 存 容 量和1TBYTES 的 I/O带宽第二章数据表示与指令系统1. 尾数的 rm 进制数位 m 和尾数的二进制数位m的关系存在 m=m/log2(rm)这种关系是因为，在机器中，一个 rm 进制的数位是用log2(rm)个机器数位来表示的。假设 rm=8 ，尾数为 20 ，则 m=2,八进制数20 转换成二进制数为10000 ， 其二

19、进制数位，即机器数位m=5。2=5/log2(8)。 note:这里的等号并不表示纯粹数学意义上的“ 等于” 。2. 可表示的尾数个数公式 rmm(rm-1)/rm。对于 rm 进制的数来说，每个数位均可以有0 到 rm-1 ，即 rm 个码。 m 个 rm 进制数位共有 rmm 种编码。 但课本中讨论的是规格化数，即尾数的小数点后第一个数位不为零的数，所以，应该去掉小数点后第一个数位是0 的那些非规格化的数。显然，非规格化数的个数占了全部尾数编码总数的 1/rm的比例，所以可表示的浮点数规格化的尾数个数应该是： rmm （1-1/rm)。exercises: 1. 某模型时机共有7 种指令，

20、各指令使用频率分别为0.35 ，0.25 ，0.20 ，0.10 ，0.05 ，0.03 ，0.02 ，有 8 个通用数据寄存器和2 个变址寄存器。（1） 要求操作码的平均长最短，请设计操作码的编码，并计算所设计操作码的平均长。（4 分）（2） 设计 8 位长度的寄存器寄存器型指令3 种， 16 位长度的寄存器存储器变址寻址方式指令4 条，变址范围不小于正、负127 。请写出指令格式，并给出各字段的长度和操作码编码。 （6 分）解答： (1)全 Huffman编码的平均码长是可用的二进制位编码中平均码长最短的编码。全 Huffman编码的平均码长=2*(0.35+0.25+0.20)+3*0.

21、10+4*0.05+5*(0.02+0.03)=2.35 (2) 由于有 8 个通用数据寄存器和2 个变址寄存器，所以通用寄存器用3 位表示，变址寄存器用1 位表示 ,8位的寄存器 - 寄存器型指令，3个操作码编码为00 、01 、10 ，16 位的寄存器 - 存储器变址寻址方式指令， 4 个操作码编码为 1100 、 1101 、 1110 、 1111 ，2 位 3位 3位OP R1 R2 操作码寄存器 1 寄存器 2 4 位 3位 1位8 位OP R1 X d 操作码寄存器 1 变址寄存器相对位移主存逻辑地址1. 数据结构和机器的数据表示之间是什么关系？确定和引入数据表示的基本原则是什么

22、？答：数据表示是能由硬件直接识别和引用的数据类型。数据结构反映各种数据元素或信息单元之间的结构关系。数据结构要通过软件映象变换成机器所具有的各种数据表示实现，所以数据表示是数据结构的组成元素。不同的数据表示可为数据结构的实现提供不同的支持，表现在实现效率和方便性不同。数据表示和数据结构是软件、硬件的交界面。除基本数据表示不可少外，高级数据表示的引入遵循以下原则：（1）看系统的效率有否提高，是否养活了实现时间和存储空间。（2）看引入这种数据表示后，其通用性和利用率是否高。2. 标志符数据表示与描述符数据表示有何区别？描述符数据表示与向量数据表示对向量数据结构所提供的支持有什么不同？答：标志符数据

23、表示与描述符数据表示的差别是标志符与每个数据相连，合存于同一存储单元，描述单个数据的类型特性; 描述符是与数据分开存放，用于描述向量、数组等成块数据的特征。描述符数据表示为向量、数组的的实现提供了支持，有利于简化高级语言程序编译中的代码生成，可以比变址法更快地形成数据元素的地址。但描述符数据表示并不支持向量、 数组数据结构的高效实现。而在有向量、数组数据表示的精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网

24、站删除只供学习与交流向量处理机上，硬件上设置有丰富的赂量或阵列运算指令，配有流水或阵列方式处理的高速运算器，不仅能快速形成向量、数组的元素地址，更重要的是便于实现把向量各元素成块预取到中央处理机，用一条向量、数组指令流水或同时对整个向量、数组高速处理如让硬件越界判断与元素运算并行。这些比起用与向量、阵列无关的机器语言和数据表示串行实现要高效的多。3. 堆栈型机器与通用寄存器型机器的主要区别是什么？堆栈型机器系统结构为程序调用的哪些操作提供了支持？答：通用寄存器型机器对堆栈数据结构实现的支持是较差的。表现在：(1) 堆栈操作的指令少，功能单一；(2)堆栈在存储器内，访问堆栈速度低；(3)堆栈通常

25、只用于保存于程序调用时的返回地址，少量用堆栈实现程序间的参数传递。而堆栈型机器则不同，表现在： (1) 有高速寄存器组成的硬件堆栈，并与主存中堆栈区在逻辑上组成整体，使堆栈的访问速度是寄存器的，容量是主存的； (2)丰富的堆栈指令可对堆栈中的数据进行各种运算和处理；(3) 有力地支持高级语言的编译；(4) 有力地支持子程序的嵌套和递归调用。堆栈型机器系统结构有力地支持子程序的嵌套和递归调用。在程序调用时将返回地址、条件码、关键寄存器的内容等全部压入堆栈，待子程序返回时，再从堆栈中弹出。4. 设某机阶值6 位、尾数 48位，阶符和数符不在其内，当尾数分别以2、8、16 为基时，在非负阶、正尾数、

26、规格化数情况下，求出其最小阶、最大阶、阶的个数、最小尾数值、最大尾数值、可表示的最小值和最大值及可表示的规格化数的总个数。解：依题意知：p=6 m=48 rm=2, 8, 16，m=m/log2(rm)，列下表：p=6,m=48,rm=2(m=48) p=6,m=48,rm=8(m=16) p=6,m=48,rm=16(m=12) 最小阶( 非负阶，最小为 0) 0 0 0 最大阶(2p-1) 26-1 26-1 26-1 最小尾数值(rm(-1) 1/2 1/8 1/16 最大尾数值(1-rm(-m) 1-2(-48) 1-8(-16) ，即(1-2(-48) 1-16(-12) ，即(1-

27、2(-48) 可表示的最小1/2 1/8 1/16 值可表示的最大值263*(1-2(-48) 863*(1-8(-16) 1663*(1-16(-12) 阶的个数(2p) 26 26 26 可表示的尾数的个数248*(2-1)/2 816*(8-1)/8 1612*(16-1)/16 可表示的规格化数的个数26*248*(2-1)/2 26*816*(8-1)/8 26*1612*(16-1)/16 note: 可表示的最小值=rm( 最小阶 )* 最小尾数值=rm0*rm(-1)=rm(-1); 可表示的最大值=rm( 最大阶 )* 最大尾数值=rm(2p-1)*(1-rm(-m); 可表

28、示的尾数的个数=rmm*(rm-1)/rm; 可表示的规格化数的个数 =阶的个数 * 尾数的个数=2p*rmm*(rm-1)/rm。5. （1）浮点数系统使用的阶基 rp=2,阶值位数 p=2, 尾数基值 rm=10 ，以 rm 为基的尾数位数 m=1,按照使用的倍数来说， 等价于 m=4, 试计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 38 页 - - - - - - - - -

29、 - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流（2）对于rp=2,p=2,rm=4,m=2,重复以上计算。解：依题意列下表：p=2,rm=10,m=1 p=2,rm=4,m=2 最小尾数值10-1=0.1 4-1=0.25 最大尾数值1-10-1=0.9 1-4-2=15/16 最大阶值2p-1=3 3 可表示的最小值0.1 0.25 可表示的最大值103*0.9=900 43*15/16=60 可表示数的个数36 48 题中 “ 按照使用的倍数来说， 等价于 m=4,” 这个 m=4,因为 2310=fbyte 通道极限流量应大于或等于设备对通道要求的流量fbyte。如果字

30、节多路通道上所挂设备台数为m, 设备的速率为 fi，为了不丢失信息，应满足： 1/(TS+TD)=m*fi fi也就是设备发出字节传送请求间隔时间(500s)的倒数，所以： m=4。4. 某虚拟存储器共8 个页面，每页 1024 个字，实际主存为4096 个字，采用页表法进行地址映象。映象表的内容如下表所示。虚页号0 1 2 3 4 5 6 7实页号3 1 2 3 2 1 0 0装入位1 1 0 0 1 0 1 0注：我把虚页号加上了。(1) 列出会发生页面失效的全部虚页号；(2) 按以下虚地址计算主存实地址：0， 3728 ， 1023 ， 1024 ，2055 ，7800 ，4096 ，6

31、800 。解: (1)会发生页面失效的全部虚页号为：2,3,5,7。 (2) 虚地址虚页号页内位装入位实页号页内位实地址精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 14 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流移移0 0 0 1 3 0 3072 3278 3 656 0 页面失效页面失效无1023 0 1023 1 3 1023 4095 1024 1 0 1 1 0 1024 2055 2 7 0 页面失效页面失效无780

32、0 7 632 0 页面失效页面失效无4096 4 0 1 2 0 2048 6800 6 656 1 0 656 656 剖析： (1) 根据页表法列出表2，当装入位为0 时，即为页面失效，再找出相对应的虚页号即可。 (2)虚页号 =虚地址 / 页面大小页内位移量 =虚地址虚页号 * 页面大小实地址实页号* 页面大小页内位移量由于可以用替换算法解决页面失效的问题，所以，发生页面失效的虚页2,3,5,7仍然可以有相应的实地址，但这样要在页表中建立新的虚实地址对应关系，新的虚实地址对应关系和原来的对应关系相同的可能性就很小了。5、一个段页式虚拟存储器。虚地址有 2 位段号、2 位页号、11 位页

33、内位移（按字编址），主存容量为32K 字。每段可有访问方式保护，其页表和保护位如下表所示。段号0 1 2 3 访问方式只读可读/ 执行可读 /写/ 执行可读 /写虚页 0所在位置实页 9 在辅存上页表不在主存内实页14 虚页 1所在位置实页 3 实页0 页表不在主存内实页 1 虚页 2所在位置在辅存上实页15 页表不在主存内实页 6 虚页 3所在位置实页12 实页8 页表不在主存内在辅存上(1) 此地址空间中共有多少个虚页？(2) 当程序中遇到下列情况时方式段页页内位移取数取数取数存数存数存数转移至此取数取数转移至此0 1 3 0 2 1 1 0 2 3 1 1 3 1 1 0 3 2 0 0

34、 写出由虚地址计算出实地址。说明哪个会发生段失效、页面或保护失效失效。解答 : 1)该地址空间中共有16 个虚页。 (2)程序中遇到上表中各情况时，是否会发生段失效、页失效或保护失效及相应的主存实地址的情况如下表所示：方式段页页内位移段失效取数取数取数存数存数存数转移至此取数取数转移至此0 1 3 0 2 1 1 0 2 3 1 1 3 1 1 0 3 2 0 0 1 10 2047 4 2 14 100 50 5 60 无无无无有无无无有无剖析： (1)虚地址中段号有2位，页号有2 位，也就是每个程序最多只能有22=4个段，每个段至多只能有22=4页，所以该地址空间中共有4*4=16个虚页。

35、 (2)先从题意得知：实地址： 15 位，其中实精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 15 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流页号 4 位，页内位移11 位页大小为2K 字（由页内位移得知）6. 设某程序包含5 个虚页， 其页地址为 4，5，3，2，5，1，3，2，2，5，1，3。当使用LRU 算法替换时，为获得最高命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？7. 采用页式管理的虚拟存储器，分时运

36、行两道程序。其中，程序 X 为 DO 50 I=1,3 B(I)=A(I)-C(I) IF(B(I)LE0)GOTO 40D(I)=2*C(I)-A(I) IF(D(I)EQ 0)GOTO 5040 E(I)=0 50 CONTINUE Data: A=(-4,+2,0) C=(-3,0,+1) 每个数组分别放在不同的页面中; 而程序 Y 在运行过程中，其数组将依次用到程序空间的第3,5,4,2,5,3,1,3,2,5,1,3,1,5,2页。如果采用LRU算法，实存却只有8 页位置可供存放数组之用。试问为这两首程序的数组分别分配多少个实页最为合适？为什么？解答：分别分配给程序X 和 Y的数组

37、4 个实页最为合适。根据题意，程序 X 依次调用数组 A,C,B,B,E, A,C,B,B,C,A,D,D,E, A,C,B,B,E中的数据。设程序 X 中的数组A,B,C,D,E分别存放于程序空间的第 1,2,3,4,5页，则程序的页地址流为：1，3，2，2，5， 1 ，3，2，2，3，1，4，4，5， 1 ，3，2，2，5。分析使用 LRU 算法对程序 X 的页地址流进行堆栈处理的过程可知，分配给程序X 的数组 5 个实页最为合适; 分析使用 LRU 算法对程序 Y的页地址流进行堆栈处理的过程可知，分配给程序Y 的数组 4 个实页最为合适。但实存只有8 页位置可供存放数组之用，所以，分别分

38、配给程序X和 Y 的数组 4 个实页。note: 分时运行在微观上是串行的，就是说，分时运行时把时间划分为若干时间片，每个程序轮流占用时间片; 在宏观上是并行的，就是说，每个程序在一个时间片内并不能运行完。总的来看， 是同时运行的，所以两个程序分配的实页和不能大于 8。我不了解 FORTRAN，找朋友把上面的源代码转成C了： main() int A=-4,2,0; int C=-3,0,1; for (i=0,i0) Ei=0; ; ; 8. 设一个按位编址的虚拟存储器，它应可对应1K 个任务，但在一段较长时间内，一般只有 4 个任务在使用，故用容量为 4 行的相联寄存器组硬件来缩短被变换的

39、虚地址中的用户位位数；每个任务的程序空间最大可达4096页，每页为512 个字节，实主存容量为220 位； 设快表用按地址访问存储器构成， 行数为 32 ，快表的地址是经散列形成；为减少散列冲突，配有两套独立相等比较电路。请设计该地址变换机构，内容包括：(1)画出其虚、实地址经快表变换之逻辑结构示意图；(2)相联寄存器组中每个寄存器的相联比较位数；(3)相联寄存器组中每个寄存器的总位数；(4)散列变换硬件的输入位数和输出位数；(5) 每个相等比较器的位数；(6)快表的总容量（以位为单位）。解: (1)依题意得知：虚地址为 34 位，其中用精品资料 - - - 欢迎下载 - - - - - -

40、- - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 16 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流户号为10 位（对应1K 的任务）、虚页号12 位（每个任务 4096页）、页内位移12位（每页 512 字节， 512 字节=512*8=1024*4=212）实地址为20 位，其中实页号 8 位，页内位移 12 位 （与虚页页内位移对应）相联寄存器的作用：把10 位的用户号转换为2 位的ID（因为一般只有4 个任务在使用），并把ID与虚地址的虚页号合并到快表中查实页号。快表的作用：相当于页

41、表，即虚页号对实页号的对应关系。但又有所简化（原因是如果用用户号和虚页号与实页号对应，前者就有22 位，现改进后虚页号只有14 位了）(2)相联寄存器组中每个寄存器的相联比较位数为10（与虚地址中的用户号宽度对应） (3)相联寄存器组中每个寄存器的总数为12 （用户号宽度 +ID 宽度） (4)散列变换硬件的输入位数为 14 位（虚页号宽度 +相联寄存器中ID 的宽度），输出位数为8 位（与主存中的实页号宽度对应） (5)每个相等比较器的位 数 =ID+用 户 虚 页 号nv=2+12=14(位) 。 (6)快表的总容量：32行*（14( 输入位数 )+8 （输出位数）*2=32*22*2 9

42、. 考虑一个 920 个字的程序，其访问虚存的地址流为20 ，22 ，208 ，214 ，146 ，618 ，精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 17 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流370 ，490 ，492 ，868 ，916 ，728 。(1)若页面大小为200 字，主存容量为400 字，采用FIFO替换算法，请按访存的各个时刻，写出其虚页地址流，计算主存的命中率；(2)若页面大小为100 字，再做一遍；

43、(3)若页面大小为400 字，再做一遍；(4)由(1) 、(2)、(3) 的结果可得出什么结论？(5)若把主存容量增加到800字，按第 (1) 小题再做一遍，又可得出什么结论？解： (1)主存容量400 字， 页面大小 200 字，所以主存实页数为 2；把地址流转换为页地址流，以第一个虚地址流转换为页地址流为例说明：求模公式为： INT （地址 / 页面大小），就是把地址整除于页面大小，得 INT （20/200）=0，下同，所以页地址流为：0,0,1,1,0,3,1,2,2,4,4,3 按 FIFO算法得出替换过程为：0（调入），0 （命中） ，1（调入） ，1（命中） ，0（命中），3（替

44、换 0，0 比 1 先入队，所以被替换，下同），1（命中） ，2（替换 1），2（命中），4（替换 3），4（命中） ，3（替换 2），所以总共命中6次。故命中率H=6/12=50% (2)方法同（ 1）H=25% (3)H=50% (4)由以上结论可得，FIFO算法的条件下，当页面大小发生变化时，其命中率变化是：一开始随页面大小增大命中率（第一步与第二步比较），但当页面大小增到一定时，命中率不再增加（第一步与第三步比较）。 (5)命中率为 58%， 结论是如果分配给主存容量增加时可以搞高命中率。10. 在一个页式二级虚拟存储器中，采用FIFO 算法进行页面替换，发现命中率H太低，因此有下列建

45、议：(1) 增大辅存容量 ; (2) 增大主存容量 ( 页数 ); (3)FIFO改为 LRU; (4)FIFO改为 LRU， 并增大主存容量 ( 页数); (5)FIFO改为 LRU， 并增大页面大小。试分析上述各建议对命中率的影响情况。解答： (1)增大辅存容量， 对命中率 H 无影响。 (2)增 大 主 存 容 量 ( 页数) ，可普遍提高命中率。 (3)FIFO改为 LRU，一般可提高命中率。 (4)FIFO改为 LRU，并增大主存容量 ( 页数 ) ，一般可使命中率有较大提高。 (5)FIFO改为 LRU，并增大页面大小，如果原来页面很小， 则会使命中率显著上升，如果原来页面很大，则

46、会使命中率下降。11. 采用组相联映象的Cache存储器， Cache 为 1KB ，要求Cache的每一块在一个主存周期内能从主存取得。主存模4 交叉，每个分体宽为32 位，总容量为 256KB 。用按地址访问存储器构成相联目录表实现主存地址到Cache地址的变换，并约定用4 个外相等比较电路。请设计此相联目录表，求出该表之行数、总位数及每个比较电路的位数。解答：设 Cache地址中的组内块号为 s，相联目录表的行数是2(13-s)， 总 位 数 是(8+2s)*2(15-s)，每个比较电路的位数为8+s 。剖析：在一个主存周期内主存能 访 问 到 的 字 节 数 为mW=4*32/8=16

47、(Byte)。要求 Cache的每一块在一个主存周期内能从主存取得，所以，Cache中每块的块内字数不能大于 16Bytes。 为了加速调块，一般让每块的大小等于在一个主存周期内主存能访问到的字数，即16Bytes。设 Cache地址中的组内块号为 s，相联目录表的行数=Cache地 址 内 的 组 数Q=Cache容量 /( 每组块数*每块大小)=1KB/(S*4*32)=213/(2s*27)=2(6-s)。主存块数/Cache块数=256=2*8，所以，主存地址中的区号nd=8 。每个比较电路的位数=nd+s=nd+s=8+s。相联目录表的总位数=表中子目录表的个数* 每个子目录表的位数

48、* 相联目录表的行精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 18 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流数=4*(nd+s+s)*Q=4*(8+2s)*2(6-s)=(8+2s)*2(8-s)。note ：若认为相等比较电路的个 数 = 组内块数，则相联目录表的行数=24 ，每个比较电路的位数 =10 ，相联目录表的总位数=12*26。12. 有一个 Cache 存储器。 主存共分8个块(07),Cache为4个 块(03

49、),采用组相联映象，组内块数为2 块，替换算法为近期最少使用算法(LRU) 。(1) 画出主存、 Cache 地址的各字段对应关系( 标出位数 )图; (2) 画出主存、 Cache 空间块的映象对应关系示意图; (3) 对于如下主存块地址流：1,2,4,1,3,7,0,1,2,5,4,6,4,7,2,如主存中内容一开始未装入Cache 中， 请列出Cache中各块随时间的使用状况 ; (4)对于 (3),指出块失效又发生块争用的时刻; (5)对 于 (3),求 出 此 期 间Cache 的命中率。解答： (1)主存地址、Cache地址的各字段的位数及其对应关系如下图所示(2) 主存块、 Ca

50、che 块的映象对应关系如下图所示 (3)Cache中各块随时间的使用状况如下图所示。图精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 19 页，共 38 页 - - - - - - - - - - 此文档仅供收集于网络，如有侵权请联系网站删除只供学习与交流中标 * 号的是候选替换块的块号， H：命中 ;R ：替换 ;L ：失效。 (4)发生块失效又发生块争用的时刻有6、7、9、10 、 11 、12 、14 、15 。 (5)Cache的块命中率Hc=3/15=0.2。剖析：由于主存块、Cache块之间