试谈三D封装通孔集成工艺整装待发模板.doc

《试谈三D封装通孔集成工艺整装待发模板.doc》由会员分享，可在线阅读，更多相关《试谈三D封装通孔集成工艺整装待发模板.doc（8页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、n3D封装通孔集成工艺整装待发消费电子 公布时间：-12-06 18:45:28消费类电子产品连续向更小、便携化和多功效趋势发展。现在大多数便携式产品已含有语音通讯、互联网、电子邮件、视频、MP3、GPS等功效。这些产品设计人员所面临挑战是怎样能继续保持这一发展势头，使得新一代器件能比前一代产品尺寸更小、同时拥有更多、更强功效。半导体业界正在这一领域努力，期望在深入提升器件功效同时，取得更小尺寸器件封装结构，同时又能维持、甚至降低器件整体成本。3D封装驱动力以下三个关键要素正成为推进消费类电子产品设计改善主导原因，它们一样也在驱动3D封装技术发展。更多功效这包含经过更短距离互连使器件含有愈加快

2、工作速度、低功耗，和能进行多种不一样类型芯片集成（如CMOS、MEMS、Flash、光器件等）更小尺寸能够在给定封装面积和体积条件下增加芯片封装密度更低成本三维集成和传统方法在成本上比较是最近研究热点。然而，大家普遍认为实现三维集成成本要比对芯片进行连续缩小工程成本要低1。促进3D封装发展一个原因是3D封装中各元件间在互连上优势。在用芯片并列放置封装方法时，现在所用互连技术是在焊区间使用引线键合方法。然而伴随芯片尺寸缩小，引线键合方法受到了空间限制，这关键是因为键合引线数量和密度，或是重合式芯片制造而引发。而键合引线密度也会造成传输上干扰和电子寄生。作为引线键合一个替换技术，形成穿透硅圆片通孔

3、结构能够大大缩短互连距离，从而消除了芯片叠层在数量上限制。这种采取直接互连方法能提升器件工作速度，该技术方法通常被称作为硅片贯穿孔（TSV）技术，使得芯片三维叠层能在更广领域中得到应用。先通孔或后通孔硅片贯穿孔TSV对于3D-IC制造工艺而言至关关键。俗称“先通孔”技术是在最初硅衬底上先形成通孔，即在前道制造工艺有源层形成前就先形成通孔。在后道工艺全部器件工艺完成以后再制作通孔，就被称为“后通孔”。后通孔TSV还能够细分为两类：一是在后道工艺完成以后就直接在圆片上制作TSV，或是在圆片减薄、划片（通常使用绝缘载体膜）以后再制作TSV。不管采取何种TSV制作方法全部需要适宜通孔制造工艺，为后续淀

4、积和电镀工艺（用以实现电互连）打下基础。用于通孔制造设备需要含有高生产效率（高产能和正常运行时间），以取得最低设备拥有成本（CoO）。现在通常硅片贯穿孔TSV宽度为5-100m，深度为50-300m。所以深宽比范围为3:1-10:11。图1显示了使用Aviza技术在硅片贯穿孔TSV刻蚀实例。通孔剖面所需形状由此封装设计上通孔密度和后续采取淀积工艺决定。早期TSV制造工艺使用是剖面倾角约为60浅通孔，该工艺在一些光学成像器件中仍然在使用。不过伴随进行3D封装器件变得愈来愈复杂，通孔数量和密度在不停增加，通孔剖面倾角需要达成靠近90。剖面倾角大于90内倾型通孔结构因为在氧化镉层，电镀前沉积和后续淀

5、积工艺中有可能产生由台阶覆盖性问题，通常已不被大家所接收。下面我们将会介绍一个硅片贯穿孔TSV工艺集成处理方案，使形成TVS剖面形状能够满足后续淀积工艺要求。数据表明，即使是对于内倾型通孔结构，也仍然可寻求到进行淀积工艺处理措施。Bosch式深度反应离子刻蚀(Deep Reactive Ion Etch，DRIE)工艺是一个能够应对刻蚀TSV挑战工艺，它能实现垂直剖面形貌刻蚀在纵宽比方面要求，而其高刻蚀速率更使它含有高产能和相对比较低制造成本。通孔刻蚀Bosch式DRIE工艺已经在MEMS制造过程中使用了多年2，该工艺几乎已经成为了MEMS刻蚀同义词，也是MEMS制造深硅刻蚀结构一个成熟方法。

6、Bosch式DRIE工艺也正在变成3D通孔制造主流工艺，在刻蚀MEMS深槽结构中取得大量经验被成功地移植到TSV结构刻蚀工艺中。对于深度超出20m垂直剖面通孔刻蚀，Bosch式DRIE是最好工艺，它能够取得良好控制。它基于等离子刻蚀工艺技术，采取交替反复进行硅各向同性刻蚀和聚合物淀积工艺，从而实现完全各向异性深度蚀刻。在每个刻蚀周期中，通孔刻蚀底部聚合物将被分解去除，从而暴露下部需要刻蚀硅。随即对暴露出硅进行各向同性刻蚀，在使通孔变深同时还形成扇贝状起伏边墙。然后再淀积一层聚合物来保护边墙，使其在下一个刻蚀周期中免遭蚀刻。所以，每个刻蚀周期全部会在通孔边墙上留下扇贝状起伏。这些扇贝状起伏会伴随

7、刻蚀速率增加而变大。对硅片贯穿孔TSV来说，后续工艺是进行淀积和电镀工艺填充通孔。 AvizaDRIE模块能够提供高浓度反应氟原子和聚合物淀积时所需反应气体。所用工艺气体从陶瓷钟罩顶部引入，使用磁涡轮泵来将反应后气体抽除。射频RF透过陶瓷钟罩耦合产生等离子体，我们对射频RF耦合效率进行了电磁场优化。采取了一个带有液氦背冷却静电硅片夹持盘（electro-static Chuck， ESC）来控制圆片温度。静电夹持盘（ESC）接有独立射频RF源，用来增强离子对圆片轰击效果，图2为该设备示意图。 通孔形成工艺集成在采取Bosch式DRIE工艺形成了硅片贯穿孔TSV后，下一步需要在通孔上形成电互连。

8、首先，要沿着通孔边墙生长一个绝缘衬里氧化层来预防漏电（见图3），然后将通孔底部氧化层刻蚀去除以开出接触窗口，再淀积金属阻挡层（通常是TiN或TaN，见图5）以预防导体金属（Cu）扩散到硅中，然后再淀积铜“籽晶”层为后续电镀工艺做好准备。硅片贯穿孔TSV制造者中存在一个普遍想法，即期望一个设备供给商就能提供全部关键工艺（包含通孔刻蚀、氧化物淀积/刻蚀、阻挡层和籽晶层淀积），这么就能为通孔制作提供一整套工艺集成化处理方案。经工艺集成硅片贯穿孔TSV工艺优点是每个单独工艺步骤能和下一个工艺步骤很好地兼容，大部分TSV制造者全部重视一个单项工艺步骤间能很好地相互匹配制程。伴随刻蚀速率增加，边墙扇贝状尺

9、寸也会随之增加。对于氧化物淀积而言，需要应正确挑战是怎样能够使其覆盖整个通孔，和怎样能连续地覆盖扇贝状通孔边墙，以提供一个更具兼容性表面，从而来满足阻挡层和籽晶层PVD淀积要求。对于后通孔工艺来说，硅片温度经典值要低于250，所以在温度上有限制。氧化物淀积温度通常为200，因为该温度已足够低，所以该工艺将不会影响到已形成有源器件结构（图5）。但在低温条件下进行CVD工艺处理时，关键一点就是能否在边墙上保持良好台阶覆盖性。即使通孔宽度相对较宽，不过它们深宽比仍然能够很大，此时就要求金属淀积工艺能够在通孔底部和边墙下部全部能有适宜台阶覆盖。离子化PVD工艺能使金属顺利抵达通孔底部和底角处，同时对边

10、墙区域又能含有足够高淀积速率和良好台阶覆盖。因为采取DRIE刻蚀工艺制作TSV其边墙呈扇贝状，所以随即PVD工艺必需能够适应这么边墙形貌。经过对通孔底部和扇贝状边墙上材料进行再溅射，就能够确保在整个扇贝状边墙长度上全部含有很好淀积层覆盖，这就确保了所淀积薄膜在整个通孔深度上全部有良好覆盖性（图5）。依据所采取3D技术不一样，对通孔底部氧化层进行刻蚀开窗也会是必需工艺步骤。能够采取氧化物刻蚀工艺来去除通孔底部全部氧化层，但同时又得保持在边墙上氧化层含有良好覆盖（图6）。图7是一个所制作通孔照片，它使用了集成化工艺技术来进行通孔刻蚀、淀积，并由第三方进行了电镀。能够看到在整个电镀通孔中不存在任何空

11、洞。在用于早期研发和试样/小规模生产制造环境中，集成化TSV工艺理想制造方案是能在单一设备中实现全部三种关键工艺步骤：TSV刻蚀、CVD衬里氧化层淀积/刻蚀和PVD Cu籽晶层淀积。这种方案所含有独特优点是能够大幅度地降低TSV工艺时间。当以上三个单元工艺集成在一部设备上，和三个独立单元工艺设备相比，它将显著减小设备占地面积。单一设备安装可降低成本和减小对清洁区干扰，使得开始进行圆片生产到完工时间大为提前。TSV制造生产/生产效率成本原因是采取TSV进行3D封装关键驱动力，在转向生产阶段时，所用生产设备需要在大规模生产情况下含有可反复、可靠工作性能。接下来部分将会叙述每个工艺步骤在生产率方面要

12、求。在TSV刻蚀过程中，刻蚀反应室内壁会淀积氟碳聚合物，在刻蚀处理圆片间隙进行无圆片等离子清洗工艺可降低反应室内壁上淀积物，从而延长了再次进行湿法清洗时间。对每片晶圆来说，无晶圆清洗工艺能提供可反复工艺环境。CVD生产工艺关键点是台阶覆盖性。如能在边墙上实现优良台阶覆盖，就能降低整个淀积材料数量，这么就能缩短整个淀积所需时间，还可降低无晶圆清洗次数，从而提升生产效率， 还可延长再次需要进行机械湿法清洗时间。在需要进行手工湿法清洗时，关键是使系统能恢复到生产状态时间要尽可能短。在深硅刻蚀设备中，CVD模块反应室中也采取了遮挡片，它能够进行立即更换，换下后将它进行离线清洗。离子化PVD工艺在TSV

13、阻挡层和籽晶层淀积中有显著优点。然而，对于离子化PVD反应产物（如TaN和TiN阻挡层）而言，因为溅射靶上电压偏置，离子会在靶材上，尤其在其边缘位置发生再淀积。再淀积材料随时间进行堆积，最终会剥落而造成颗粒沾污。处理这个问题方法是使用一个 “快门”磁控处理过程，当处于“快门”打开时，磁力线将会集中在靶材边缘，从而起到了清洗靶材边缘区域再淀积堆积物作用。 上述方法使得PVD设备能使用较厚靶材，从而延长了PVD设备模块工作寿命。假如不采取该措施，那么清除这些再淀积堆积物唯一措施就只能是更换PVD反应室遮挡片了。因为堆积物去除是经过使用磁控 “快门”操作，所以除非是需要更换靶材，其它时段不需要打开反应腔室。