半导体基础知识和半导体器件工艺模板.doc

《半导体基础知识和半导体器件工艺模板.doc》由会员分享，可在线阅读，更多相关《半导体基础知识和半导体器件工艺模板.doc（13页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、半导体基础知识和半导体器件工艺第一章 半導體基礎知識通常物質根據其導電性能不一样可分成三類。第一類爲導體，它能够很好傳導電流，如：金屬類，銅、銀、鋁、金等；電解液類：NaCl水溶液，血液，一般水等和其它部分物體。第二類爲絕緣體，電流不能通過，如橡膠、玻璃、陶瓷、木板等。第三類爲半導體，其導電能力介於導體和絕緣體之間，如四族元素Ge鍺、Si矽等，三、五族元素化合物GaAs砷化鎵等，二、六族元素化合物氧化物、硫化物等。 物體導電能力能够用電阻率來表示。電阻率定義爲長1釐米、截面積爲1平方釐米物質電阻值，單位爲歐姆*釐米。電阻率越小說明該物質導電性能越好。通常導體電阻率在10-4歐姆*釐米以下，絕緣

2、體電阻率在109歐姆*釐米以上。 半導體性質既不象通常導體，也不一样于一般絕緣體，同時也不僅僅由於它導電能力介於導體和絕緣體之間，而是由於半導體含有以下特殊性質：(1) 溫度變化能顯著改變半導體導電能力。當溫度升高時，電阻率會降低。比如Si在200時電阻率比室溫時電阻率低幾千倍。能够利用半導體這個特征製成自動控制用熱敏元件（如熱敏電阻等），不过由於半導體這一特征，轻易引发熱不穩定性，在製作半導體器件時需要考慮器件本身産生熱量，需要考慮器件使用環境溫度等，考慮怎样散熱，否則將導致器件失效、報廢。(2) 半導體在受到外界光照作用是導電能力大大提升。如硫化鎘受到光照後導電能力可提升幾十到幾百倍，利用

3、這一特點，可製成光敏三極管、光敏電阻等。(3) 在純淨半導體中加入微量（千萬分之一）其它元素（這個過程我們稱爲摻雜），可使她導電能力提升百萬倍。這是半導體最初特徵。比如在原子密度爲5*1022/cm3矽中摻進大約5X1015/cm3磷原子，百分比爲10-7（即千萬分之一），矽導電能力提升了幾十萬倍。物質是由原子構成，而原子是由原子核和圍繞它運動電子組成。電子很輕、很小，帶負電，在一定軌道上運轉；原子核帶正電，電荷量與電子總電荷量相同，兩者相互吸引。當原子外層電子缺乏後，整個原子呈現正電，缺乏電子地方産生一個空位，帶正電，成爲電洞。物體導電通常是由電子和電洞導電。前面提到摻雜其它元素能改變半導體

4、導電能力，而參與導電又分爲電子和電洞，這樣摻雜元素（即雜質）可分爲兩種：施主雜質與受主雜質。將施主雜質加到矽半導體中後，她與鄰近4個矽原子作用，産生許多自由電子參與導電，而雜質本身失去電子形成正離子，但不是電洞，不能接收電子。這時半導體叫N型半導體。施主雜質关键爲五族元素：銻、磷、砷等。將施主雜質加到半導體中後，她與鄰近4個矽原子作用，産生許多電洞參與導電，這時半導體叫p型半導體。受主雜質关键爲三族元素：鋁、鎵、銦、硼等。電洞和電子全部是載子，在相同大小電場作用下，電子導電速度比電洞快。電洞和電子運動速度大小用遷移率來表示，遷移率愈大，截流子運動速度愈快。假如把部分電洞注入到一塊N型半導體中，

5、N型就多出一部分少數載子電洞，但由於N型半導體中有大量電子存在，當電洞和電子碰在一起時，會發生作用，正負電中和，這種現象稱爲複合。單個N型半導體或P型半導體是沒有什麽用途。但使一塊完整半導體一部分是N型，另一部分爲P型，並在兩端加上電壓，我們會發現有很奇怪現象。假如將P型半導體接電源正極，N型半導體接電源負極，然後緩慢地加電壓。當電壓很小時，通常小於0.7V時基础沒有電流流過，但大於0.7V以後，隨電壓增加電流增加很快，當電壓增加到一定值後電流幾乎就不變化了。這樣連接方法爲正向連接，所加電壓稱爲正向電壓。將N型半導體接電源正極，P型半導體接電源負極，當電壓逐漸增大時，電流開始會有少许增加，但達

6、到一定值後電流就保持不變，並且電流值很小，這個電流叫反向飽和電流、反向漏電流。當電壓繼續加到一定程度時，電流會快速增加，這時電壓稱爲反向擊穿電壓。這是由於載子（電子和電洞）擴散作用，在P型和N型半導體交界面周围，由於電子和電洞擴散形成了一個薄層（阻擋層），這個薄層稱作PN接面。在沒有外加電壓時，PN接面本身建立起一個電場，電場方向是由N區指向P區，從而阻止了電子和電洞繼續擴散。當外加正電壓時，减弱了原來存在於PN接面中電場，在外加電場作用下，N 區電子不斷地走向P區，P區電洞不斷地走向N區，使電流流通。當外加反向電壓時，加強了電場阻止電子和電洞流通作用，所以電流很難通過。這就是PN接面單向導電

7、性。半導體二極體是由一個PN接面組成，而三極管由兩個PN接面組成：射極接面和集極接面。這兩個接面把電晶體分成三個區域：發射區、基區和集電區。由於這三個區域電類型不一样，又可分爲PNP電晶體和NPN電晶體。PNP電晶體和NPN電晶體雖然形式不一样，但工作原理是一樣，全部能够用PN接面論來說明。第二章 半導體器件和工藝第一節 半導體器件發展過程1947年發明了電晶體，有了最簡單點接觸電晶體和接面型電晶體。五十年代早期才開始出現市售電晶體産品。在1959年世界上第一塊積體電路問世，由於當時工藝手段缺乏，比如採用化學方法選擇腐蝕臺面、蒸發時採用金屬掩模板來形成引線，使得線寬限制在100um左右，集成度

8、很低。在1961年出現了矽平面工藝後，利用氧化、擴散、光刻、外延、蒸發等平面工藝，在一塊矽片上集成多個元件，所以誕生了平面型積體電路。六十年代初，實現了平面積體電路商品化，這時積體電路是由二極體、三極管和電阻互連所組成簡單邏輯門電路。隨後在1964年出現MOS積體電路，從此雙極型和MOS型積體電路並行發展，積體電路也由最初小規模積體電路發展到中規模集成、大規模集成甚至於超大型積體電路。第二節 半導體器件分類大多數半導體器件能够分成四組：雙極器件、單極器件、微波器件和光子器件。雙極器件可分成PN接面二極體、雙極電晶體即三極管、晶體閘流管（又稱晶閘管、可控硅）。單極器件可分成接面型場效應電晶體（J

9、FET）、金屬半導體場效應電晶體（MESFET）、MIS、金屬氧化物半導體場效應電晶體（MOSFET）。微波器件和光子器件各方面要求比較高，生産比較困難。现在本企业关键生産雙極器件（三極管和積體電路），另外還有少许單極器件（場效應電晶體）和可控硅、芯片等。第三節半導體器件生産工藝概述半導體器件製造技術是一門新興電子工業技術，它是發展電子電腦、宇航、通訊、工業自動化和家用電器等電子技術基礎。半導體技術發展是與半導體器件發展緊密相連。如用合金技術製成合金管，然後又相繼出現了合金擴散管、臺面管等。1960年左右矽平面工藝和外延技術誕生，半導體器件製造工藝獲得了重大突破，使得半導體器件向微型化、低功耗

10、和高可靠性方向發展。平面電晶體含有許多優點：(一) 因为平面管在整個製造過程中硅片表面及最後管芯表面全部覆蓋有一層二氧化矽薄膜。使PN結面始終不直接裸露在外面，所以首先可減少生産過程中受到污染，同時也可避免在管子製成後環境中水汽、各種離子和氣體分子對PN接面狀態影響，從而有效地提升了平面管可靠性和穩定性。(二) 提升了電晶體參數性能，关键是三項：1.噪音低。電晶體低頻噪音與接面狀態關係很亲密，而平面管PN結面有二氧化矽保護，表面很穩定，所以比其它類型電晶體全部要小。2.反向電流特別小。由於二氧化矽保護，使接面比較潔淨，所以表面漏電流很小，使得反向電流特別小。3.高頻大功率特征好。通過光刻和選擇

11、擴散能够得到電極圖形十分精巧複雜電晶體，使電晶體高頻大功率性能有了很大提升。(三)特別適合於大量成批生産且參數一致性好。平面管管芯是用選擇擴散、蒸發電極等工藝製成，在矽片上可同時生産許多管芯，而且平面工藝比較穩定，重復性好，所以一致性也比其它類型電晶體好。第四節矽外延平面管製造工藝以NPN管爲例矽外延平面管結構如圖其关键工藝步骤以下所表示：（1）切、磨、抛襯底（2）外延（3）一次氧化（4）基區光刻（5）硼擴散/硼注入、退火（6）發射區光刻（7）磷擴散（磷再擴）（8）低氧（9）刻引線孔（10）蒸鋁（11）鋁反刻（12）合金化 （13）CVD（14）壓點光刻（15）烘焙（16）機減（17）抛光（1

12、8）蒸金（19）金合金（20）中測。下面對上述各工序進行簡單說明。(1)切、磨、抛：根據管子性能選擇相應單晶矽，按要求厚度沿（111）面進行切割，然後用金剛砂進行研磨，最後用抛光粉進行抛光，使表面光亮，無傷痕。(2)外延：在低電阻率矽片上外延生長一層電阻率較高矽單晶，這樣高電阻率外延層可提升集電極擊穿電壓，低電阻率襯底矽片可降低集電極串聯電阻，減少飽和壓降。(3)一次氧化（基區氧化）：將矽片放在高溫爐中進行氧化使表面生長一層一定厚度二氧化矽薄膜。(4)一次光刻（基區光刻）：在二氧化矽層上，按器件要求基區圖形刻出視窗，使雜質只能通過此視窗進入矽片，而不能進入有二氧化矽覆蓋矽片其它區域。基區光刻要

13、求窗口、邊緣平整，無小凸起和針孔。(5)硼擴散/硼注入、退火：採用擴散或注入方法在N型外延層中形成P型導電區基區。採用注入方法需使用退火來恢復注入對晶格破壞和啟動注入進硼原子。(6)發射區光刻：爲發射區磷擴散刻出一定圖形視窗。要求同基區光刻。(7)磷擴散（磷再擴）：形成發射區過程。改變再擴條件來改變參數 值和BVCEO值。(8)低氧：在整個矽片上生長一層氧化層以進行引線光刻，同時也可進行放大係數微調。(9)引線孔光刻：刻出電極引線接觸窗口。要求引線孔不刻偏，減少針孔。(10)蒸鋁：用真空蒸發方法將鋁蒸發到矽片表面。(11)反刻鋁：刻蝕掉電極引線以外鋁層，留下電極窗口處鋁作爲電極內引線。(12)

14、合金化：蒸發在矽表面鋁和矽之間接觸不是歐姆接觸，必須通過合金化使其變成歐姆接觸。(13)CVD：在矽片表面澱積一層二氧化矽，作爲佈線最後鈍化層，作爲電極間絕緣，消除有害缺点。(14)壓點光刻：刻蝕出壓焊點。(15)烘焙：改變矽片表面狀況，減小小電流不好。(16)機減：根據矽片功率耗散要求，減薄至所要求厚度。(17)抛光：使減薄後表面愈加平整。(18)蒸金：在矽片后面蒸上一薄層高純度金，提升電路開關速度，而且便於以後晶片燒結。(19)金合金：使金與矽形成愈加好接觸，预防在燒結時金脫落。(20)中測：將參數不合格管芯剔除。半導體積體電路製造工藝基础與平面電晶體差不多。具體步骤以下：（1）襯底製備

15、(2)埋層氧化 (3)埋層光刻 (4)埋層擴散 (5)外延 (6)隔離氧化 (7) 隔離光刻 (8)隔離擴散 (9)基區氧化 (10)基區光刻 (11)硼擴散/硼注入、退火 (12)發射區光刻(13)磷擴散(磷再擴) (14)低氧 (15)刻引線孔 (16)蒸鋁 (17)鋁反刻 (18)合金化 (19)CVD(20)壓點光刻 (21)烘培 (22)中測。 積體電路製造工藝所特有工藝： (1) 埋層擴散：在襯底上形成高濃度N+擴散區。這是由於積體電路是各電晶體集電極引出線是從矽片正面引出，這樣從集電極到發射極電流必須從高阻外延層流過，這相當於串聯了一個很大電阻，使電晶體飽和壓降增大，所以增加了一

16、道埋層擴散從而降低串聯電阻，減小電晶體飽和壓降。 (2) 隔離擴散：由於積體電路由若干個電晶體構成，所以有若干個集電極區，電路工作時它們並不處在同一電位下，所以必須從電學上將它們隔離開。隔離擴散目标是形成穿透外延層P+隔離槽，把外延層分割成若干個相互獨立隔離島。下面對关键工藝程序進行敍述。第五節單晶拉制和襯底製備半導體單晶是製造半導體器件基礎材料。單晶材料是由多晶材料經過提純、摻雜和拉制等工序而制得。單晶材料還要經過切片、研磨、倒角、腐蝕和抛光等工序加工，以獲得符合一定標準(厚度、晶向、平整度和損傷層)單晶薄片，才能够供給外延或管芯製造使用。這種單晶材料加工過程稱爲襯底製備。先由石英砂和一定純

17、度碳生成工業用矽，純度約98%。工業用矽經過加工變成多晶矽，純度達到六七個“9”。多晶矽採用直拉法或懸浮區熔法來拉制單晶棒，在拉制過程中根據需要摻入微量雜質，形成一定電阻率P型單晶棒或N型單晶棒。單晶棒沿一定晶向切割成大圓片。大圓片現在有3吋、4吋、5 吋、6吋、8吋、12吋等幾種類。全部大圓片全部有一個主參考面。工業上关键使用兩種晶面，即111和100，又加上第二參考面既能識別大圓片是111，還是100面，又能區分是N型還是P型。沿平行或垂直於參考面方向，分割器件管芯比較轻易裂開，晶片碎屑對鋁條劃傷和劃片中管芯損壞率，也能滿足自動化作業要求。在經過研磨、倒角、腐蝕和抛光，消除晶片表面損傷和切

18、片操作時産生應力；使矽片有很好清潔度和平整度，這時矽片就可用於外延或生産了。由於襯底材料型號、晶向和電阻率不一样，所以當片子串了時很轻易導致報廢。第六節 外延工藝在一定條件下，在一塊經過仔細製備單晶襯底上沿著原來結晶軸方向，生長出一層導電類型、電阻率、厚度和晶格結構、完整性等全部符合要求新單晶層過程，稱爲外延。這層單晶層叫做外延層。由於許多半導體器件是直接製作在外延層上，外延層質量好壞，將直接影響器件性能。外延層質量通常是應滿足下列要求：完整性晶體結構、精確而均勻電阻率，均勻外延層厚度、表面應光潔、無氧化、無雲霧、表面無缺点（通常指角錐體、亮點和星型缺点等）和體內缺点（通常指位錯、層錯和滑移線

19、等）要少，對於積體電路隱埋層還要求無圖形畸變現象等。现在在生産中常見外延質量有角錐體，常說矽渣，嚴重影響光刻質量，影響産品合格率；電阻率不均勻，影響産品參數控制，很轻易導致參數不合格報廢。需要外延前注意矽片表面清洗，減少缺点，控制好外延均勻性不是特別好，所以串片很轻易導致參數不合格。第七節 氧化工藝一、 化工藝種類在半導體生産中有許多種氧化工藝，比較常见氧化工藝爲熱氧化。矽熱氧化按下面化學反應式進行氣體種類 反應式 速度O2（乾） Si+O2SiO2 慢H2O或(H2+O2) Si+2H2OSiO2+2H2 快在氧化過程中要消耗一定量矽生成一定厚度二氧化矽。乾氧氧化速度比較慢適合生長比較薄氧化

20、層。濕氧氧化速度比較快適合生長比較厚氧化膜，但氧化層緻密性不好，光刻轻易産生浮膠現象，所以在做濕氧氧化工藝時，通常採用乾氧濕氧乾氧氧化工藝方法生長二氧化矽薄膜。二、 氧化矽薄膜作用二氧化矽薄膜最关键應用是作爲雜質選擇擴散掩蔽膜，所以需要一定厚度來阻擋雜質擴散到矽中。二氧化矽還有一個作用是對器件表面保護和鈍化。二氧化矽薄膜還可作爲一些器件組成部分：（1）用作器件電絕緣和隔離。（2）用作電容器介質材料。（3）用作MOS電晶體絕緣柵介質。三、氧化矽薄膜常見問題1、 厚度均勻性問題。造成不均勻关键原因是氧化反應管中氧氣和水汽蒸汽壓不均勻，此外氧化爐溫度不穩定、恒溫區太短、水溫變化或矽片表面狀態不良等也

21、會造成氧化膜厚度不均勻。膜厚不均勻會影響氧化膜對擴散雜質掩蔽作用和絕緣作用，而且在光刻腐蝕時轻易造成局部鑽蝕。2、 表面斑點。造成斑點原因有：（1）氧化前表面處理不好。（2）氧化石英管長期處於高溫下，産生部分白色薄膜落在矽片表面上。（3）水蒸汽凝聚在管口形成水珠濺在矽片表面上或水浴瓶中水太滿造成水珠射入石英管內，或清洗殘留水迹。出現斑點後斑點處薄膜對雜質掩蔽能力比較低，從而造成器件性能變壞，突出大斑點會影響光刻對準精度。3、 氧化膜針孔。當矽片存在位錯和層錯時就會形成針孔，它能使擴散雜質在該處穿透，使掩蔽失效，引发漏電流增大，耐壓降低，甚至穿透，還能造成金屬電極引線和氧化膜下面區域短路造成失效

22、。4、 反型現象。由於表面玷污，氧化膜中存在大量可移動正電荷，如鈉離子、氫離子、氧空位等使P型矽一側感應出負電荷，從而出現了反型。5、 熱氧化層錯。産生原因有：（1）矽片本身微缺点。（2）磨抛或離子注入造成表面損傷，表面玷污。（3）高溫氧化中産生熱缺点和熱應力。四、厚度檢查測量厚度方法很多，有雙光干涉法、電容壓電法、橢圓偏振光法、腐蝕法和比色法等。在精度不高時，可用比色法來簡單判斷厚度。比色法是利用不一样厚度氧化膜在白光垂直照射下會呈現出不一样顔色干涉條紋，從而大致判斷氧化層厚度。顔色 氧化膜厚度（埃）灰 100黃褐 300藍 800紫 1000 2750 4650 6500深藍 1500 3

23、000 4900 6800綠 1850 3300 5600 7200黃 2100 3700 5600 7500橙 2250 4000 6000紅 2500 4350 6250第八節擴散工藝擴散技術是在高溫條件下，將雜質原子以一定可控量摻入到半導體中，以改變半導體基片（或已擴散過區域）導電類型或表面雜質濃度。一、 擴散工藝優點擴散工藝含有以下幾方面優越性：（1）能够通過對溫度、時間等工藝條件準確調節，來控制PN接面深度和電晶體基區寬度，並能獲得均勻平坦接面。（2）能够通過對擴散工藝條件調節與選擇，來控制擴散層表面雜質濃度及其雜質分佈，以滿足不一样器件要求。（3）與氧化、光刻和真空鍍膜等技術相組合

24、形成矽平面工藝有利於改善電晶體和積體電路性能。（4）重復性好，均勻性好，適合與大批量生産。二、 擴散方法在電晶體和積體電路製造中，雖然採用擴散工藝各不一样，不过可分成一步法擴散和兩步法擴散。兩步法擴散分預澱積和再分佈兩步進行。一步法與兩步法中預澱積一樣屬於恒定表面源擴散，而兩步法中再分佈屬於限定表面源擴散。由於恒定源和限定源兩者邊界和初始條件不一样，雜質在矽中分佈狀況也各不相同。 在恒定源擴散過程中，矽片表面與濃度始終不變雜質（氣體或固體）相接觸，即在整個擴散過程中矽片表面濃度NS不變，但與擴散雜質種類、雜質在矽中固溶度和擴散溫度有關。矽片內部雜質濃度隨時間增加而增加，隨離矽片表面距離增加而減

25、少。在限定源擴散過程中，矽片內雜質總量保持不變，沒有外來雜質補充，只依靠澱積在矽片表面上那一層數量有限雜質原子，向矽片體內繼續進行擴散，在擴散溫度恒定時，隨擴散時間增加，首先矽片表面雜質濃度將不斷地下降。三、擴散參數擴散工序不論是預澱積還是再擴散，最少需要兩個參數來進行檢測：（1）薄層電阻RS（/ ）；(2) 擴散結深X j（um）。薄層電阻Rs又稱方塊電阻R，它表示表面爲正方形擴散薄層在電流方向(電流方向平行于正方形邊)上所呈現電阻。薄層電阻大小與薄層長度無關，而與薄層平均電導率成反比，與薄層厚度（即接面深度）成反比。擴散接面Xj就是PN接面所在幾何位置，也能够說是P型雜質濃度與N型襯底雜質

26、相等地方到矽片表面距離（或N型雜質濃度與P型襯底雜質相等地方到矽片表面距離）。四、擴散常見質量問題(1) 合金點和破壞點：在擴散後有時可觀察到擴散窗口矽片表面上有一層白霧狀東西或有些小突起，用顯微鏡觀察時前者是部分黑色小圓點，後者是部分黃亮點、透明突起，小圓點稱爲合金點，透明突起稱爲破壞點。雜質在這些缺点處擴散速度特別快，造成結平面不平坦，PN接面低擊穿或分段擊穿。(2) 表面玻璃層。硼和磷擴散之後，往往在矽片表面形成一層硼矽玻璃或磷矽玻璃，這是由於擴散溫度過高或擴散時間過長産生，此玻璃層與光刻膠粘附性極差，光刻腐蝕時轻易脫膠或産生鑽蝕，而且該玻璃層不易腐蝕。(3) 白霧。這種現象在固一固擴散

27、及液態源磷擴散經常發生。关键原因是澱積二氧化矽層（含雜質源）時就産生了，或在磷擴散時磷雜質濃度過高和石英管中偏磷酸産生大量煙霧噴射在矽片表面，在快速冷卻過程中産生。光刻時轻易造成脫膠或鑽蝕。(4) 方塊電阻偏大或偏小。方塊電阻變化反应了擴散到矽中雜質總量多少，轻易造成管芯數不易控制。第九節光刻工藝光刻是一種圖形複印和化學腐蝕相結合精密表面加工技術。光刻目标就是根据器件設計要求，在二氧化矽薄膜或金屬薄膜上面，刻蝕出與掩摸版完全對應幾何圖形，以實現選擇性擴散和金屬薄膜佈線目标。光刻工藝步骤通常分爲塗膠、前烘、曝光、顯影、堅膜、腐蝕和去膠等步驟。光刻質量要求：（1）刻蝕圖形完整、尺寸準確、邊緣整齊、

28、線條陡直。（2）圖形內無小凸起、無針孔、不染色、刻蝕乾淨。（3）矽片表面清潔、發花、沒有殘留被腐蝕物質。（4）圖形套合十分準確。第三章 銷售需知1. 本企业现在晶片关键銷售品種有TRSCRTRIACJEFT。（指UTC）2. 客戶詢問時多會問成品名稱，一種成品名稱可能對應一種版圖晶片，也可能對應多個版圖晶片（如9012對應96110.44*0.44和0.4*0.4），很多客戶爲了降低成本原意選擇小版圖晶片（因小版圖晶片單只管芯成本較低），但也有客戶擔心小版圖晶片特征會出問題，同樣成品名稱可能有大小功率之分，如客戶問8050，則需確認爲大功率(晶片9604NA)還是小功率(晶片9611N)。3.

29、 晶片名稱爲我們自己起名稱，多與此品種光刻板名稱對應，9611PB9611爲版號，P表示此晶片爲P型晶片（對應N型晶片），B多表示檔位，即Hfe值或放大倍數，一種晶片可能對應多個成品，如9611PB對應成品爲9012或小功率8050，又如X601NP對應成品可叫X1225又可叫PCR406。4. 管芯步距與整個晶片有效圖形有反向對應關係，在晶片大小一定前提下，步距越大（即單個管芯越大），有效圖形越少，而合格管芯數=有效圖形*合格率。對於封裝商客戶來說，小管芯好做，大管晶片不好做而且成本高，通常有客戶要用大功率、大電流參數會選用大管芯，大管芯成品單價高。對於中測來講，大管芯晶片好測，測試較快些，

30、如772/882晶片，1個多小時測1片，小管芯晶片要3個小時測1片。5. 放大倍數HFE爲TR关键參數，通常我們企业提供HFE上限=下限*2，即120-240、150-300、200-400、500-1000，檔位過窄則生産有困難，而現在市場上對HFE要求越來越窄。6. 晶片價格：版圖小、成品率又較高晶片可提供免測片，安順現在給我們免測片合格率96%，現在可出免測片有：N/P、9603N/P、 9611N/P、9901N、601NP，測試時如合格率不足96%則全片點測，免測片按片報價，點測片按只報價。通常點測片全部給予2-4個點備品數量，即100PCS只收98PCS-96PCS貨款，新客戶多給2個點備品。7. 背蒸：通常晶片尺寸大於1.1爲背銀片，小於1.1爲背金片，等於1.1爲背金或背銀。背金晶片能够直接與框架焊接在一起，稱為共晶，背銀晶片則需銀漿（導電膠、非導電膠、鉛錫銀）來貼合。8. 共晶：是裝片方法一種，利用機台高溫使金屬熔化結合，关键針對小功率産品，晶片后面成份爲金，共晶與導電膠比，有牢度好散熱快，熱阻小，飽和壓降低優點，但基础局限於晶片尺寸1.0以下管芯。背金只能做共晶。金、鋁層加厚：金層加厚，关键用在小功率品種上（9000系列），起到金屬共熔作用。鋁層加厚，指在用銅線焊接時，因銅很硬，而且焊接較深（牢靠），所以爲了不損傷金鋁層內晶片，需將鋁層加厚。