设计进制计数器数电专业课程设计.doc

《设计进制计数器数电专业课程设计.doc》由会员分享，可在线阅读，更多相关《设计进制计数器数电专业课程设计.doc（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电子技术基本实验课程设计用74LS161设计六十进制计数器学院：班级：姓名：学号：电气工程学院电自1418刘科20用74LS161设计六十进制计数器摘要计数器是一种用以实现计数功能时序部件，它不但可用来及脉冲数，还惯用作数子系统定期、分频和执行数字运算以及其他特定逻辑功能。当前，无论是TTL还是CMOS集成电路，均有品种较齐全中规模集成计数器。使用者只要借助于器件手册提供功能和工作波形图以及引出端排列，就能对的运用这些器件。计数器在当代社会中用途中十分广泛，在工业生产、各种和记数关于电子产品。如定期器，报警器、时钟电路中均有广泛用途。在配合各种显示屏件状况下实现实时监控，扩展更多功能。运用两片

2、74LS161分别作为六十进制计数器高位和低位，分别与数码管连接。把其中一种通过一种与门器件构成一种十进制计数器，另一种芯片构成六进制计数器。十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法运用两个74LS161构成。当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。使用200HZ时钟信号作为计数器时钟脉冲。依照设计基理可知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。核心字：60进制，计数器，74LS161，级联目 录第1章 概述11.1 计数器设计目11.2 计数器设计构成1第2章 六十进制计数器设计描述22.1 74LS

3、161功能22.2 方案框架3第3章 六十进制计数器设计与仿真43.1 基本电路分析设计43.2 计数器电路仿真6第4章 总结8 第1章 概述计数器是一种用以实现计数功能时序部件，它不但可用来及脉冲数，还惯用作数子系统定期、分频和执行数字运算以及其他特定逻辑功能。计数器种类诸多。按构成计数器中各触发器与否使用一种时钟脉冲源来分，有同步计数器和异步计数器。依照计数制不同，分为二进制计数器、十进制计数器和任意进制计数器。依照计数器增减趋势，又分为加法、减法和可逆计数器。尚有可预制数和可变程序功能计数器等等。当前，无论是TTL还是CMOS集成电路，均有品种较齐全中规模集成计数器。使用者只要借助于器件

4、手册提供功能和工作波形图以及引出端排列，就能对的运用这些器件。计数器在当代社会中用途中十分广泛，在工业生产、各种和记数关于电子产品。如定期器，报警器、时钟电路中均有广泛用途。在配合各种显示屏件状况下实现实时监控，扩展更多功能。1.1 计数器设计目(1)每隔1s，计数器增1；能以数字形式显示时间。(2)纯熟掌握计数器各个某些构造。(3)计数器间级联。(4)不同芯片也可实现六十进制。1.2 计数器设计构成(1)用两个74ls161芯片和门电路元件实现。(2)当定期器递增到59时，定期器会自动返回到00显示，然后继续计时。(3)本设计重要设备是两个74LS161同步十六进制计数器，并且由200HZ、

5、5V电源供电。(4)两个芯片间级联。第2章 六十进制计数器设计描述2.1 74LS161功能74LS161为4位二进制同步加法计数器。图2-1是它管脚排列图，其中是异步清零端，是预置数控制端，D3 D2 D1 D0是预置数输入端，CTt和CTp是计数使能端，CO是进位输出端（CO=Q3 Q0）。 图2-1 74LS161管脚排列图表2-1是74LS161功能表，由表可知，74LS161具备如下功能：表2-1 74LS161功能表输入输出CTt CTpCPD3 D2 D1 D0Q3 Q2 Ql Q0011110111 0 01 1 D3 D2 D1 D0 0 0 0 0D3 D2 D1 D0保持

6、保持计数（1）异步清零。当0时，不论其她输入端状态如何，无论有无时钟脉冲CP，计数器输出将被直接置零（Q3Q2QlQ00000），称为异步清零。（2）同步预置数。当1、0时，且在输入时钟脉冲CP上升沿作用下，输入端数据D3 D2 D1 D0被置入计数器输出端，即Q3Q2QlQ0D3 D2 D1 D0。由于这个操作要与CP上升沿同步，因此称为同步预置数。（3）保持。当1，且CTtCTp0时，无论有无CP脉冲作用，计数器都将保持原有状态不变。（4）计数。当CTtCTp1时，在CP端输入计数脉冲，74161处在计数状态，其状态表与表1 相似。2.2方案框架 六十进制计数器个位和十位实现：运用两片74

7、LS161分别作为六十进制计数器高位和低位，分别与数码管连接。把其中一种通过一种与门器件构成一种十进制计数器，另一种芯片构成六进制计数器。十进制计数器（个位）和六进制计数器（十位）均采用反馈清零法运用两个74LS161构成。在计数过程中，不论74LS161输出处在哪一状态，只要异步清零输入端浮现低电平，74LS161输入端及时返回到0000状态。清零信号消失后，74LS161又从0000状态开始重新计数。这种办法即为反馈清零法。 计数器十位计数规定:当个位计数器从1001计数到0000时，十位计数器要计数一次，可通过两芯片之间级联实现。 使用200HZ时钟信号作为计数器时钟脉冲。依照设计基理可

8、知，计数器初值为00，按递增方式计数，增到59时，再自动返回到00。图2-2为60进制计数器总体框图。 图2-2 系统总体框图第3章 六十进制计数器设计与仿真3.1基本电路分析设计（1）十进制计数器（个位）电路：计数器应从0000状态开始计数，当第十个CP脉冲浮现时，即1010状态浮现时应及时返回到0000状态。需要阐明是，电路是在进入1010状态后及时被置成0000状态。如图3-1所示电路，Q3、Ql作为反馈信号接到与非门输入端，与非门输出端与74LS161清零端相连。 图3-1 十进制计数器（个位）（2）六进制计数器（十位）电路：计数器应从0000状态开始计数，当第六个CP脉冲浮现时，即0

9、110状态浮现时应及时返回到0000状态。需要阐明是，电路是在进入0110状态后及时被置成0000状态。如图3-2所示电路，Q3、Q2作为反馈信号接到与非门输入端，与非门输出端与74LS161清零端相连。图3-2 六进制计数器（十位）（3） 来自个位进位电路：十进制计数器（个位）输出端Q1、Q2接到与门输入端，与门输出端与六进制计数器（十位）相连。当十进制计数器（个位）计数到1001状态时，六进制计数器（十位）ET端接受到1信号，此时六进制计数器（十位）处在保持状态，当下一种CP脉冲信号到来时，计数器（个位）和计数器（十位）同步处在计数状态，紧接着计数器十位ET端接受到0信号，继而保持新状态。

10、来自个位进位电路如图3-3所示。图3-3 来自个位进位电路（4）时钟脉冲电路 图3-4 时钟脉冲电路（5）选定仪器列表表3-1 仪器列表仪器名称型号数量用途同步十六进制计数器74LS161N2片级联构成60进制计数器与非门7400N2个辅助设计构成其她计数器与门7408J1个辅助设计构成个位进位电路共阴极显示屏DCD-HEX2只显示数字计数电压源Vcc +5v1个提供电压时钟脉冲+5V 200Hz1个提供时钟脉冲电压（6）译码显示电路图3-5 译码显示电路综上所述，可设计六十进制计数器电路如图3-6所示。图3-6 六十进制计数器3.2 计数器电路仿真进入Multisim12.0界面，选取放置元

11、件，按照电路图进行线路连接，同步标明所需参数值，确认电路无误后，即可单击仿真按钮，实现对电路仿真工作。观测成果看与否与理论分析预测成果相似。如图3-7所示为该六十进制计数器仿真图。图3-7 六十进制计数器电路仿真图第4章 总结 在设计过程中我查阅了大量资料，理解了许多关于计数器设计方面问题，进一步理解了各种元器件用法。这次课程设计让我学到了诸多，不但掌握了简朴电子电路设计与制作，也掌握了毕业设计写作办法和格式。在制作电路时，我深深体会到连接电路时一定要认真仔细，每一环节都要认真分析。本次课程设计也反映出诸多问题，例如竞争冒险现象是很常用，并且消除此现象并不是很容易，特别是对构造复杂电路而言，往

12、往消除了一处竞争冒险现象，又产生了另一处，此问题需要我后来多加注意。 本设计原理简朴，构造清晰，较为容易仿真成功。从本次课程设计中使我获益匪浅，在实验过程中要专心面对每一种问题，通过不断努力去解决这些问题.在解决设计问题同步自己也在其中有所收获。一方面使我对数电这门课程有了更深体会，通过对60进制计数器设计使我将此前所学理论知识运用到实际中去，使用Multisim软件进行仿真，使我找到了诸多此前没有完全理解知识，通过再次查找资料，我又学会了诸多。通过这次设计我深刻感到自己知识十分有限，在后来课程学习中一定要认真学习理论知识，充实自己。参照文献1王义军 数字电子技术基本 北京：中华人民共和国电力出版社 .82刘晓峰 电子技术基本实验指引书 北京：高等教诲出版社，.8